[發明專利]晶圓良率分析方法及系統

有效

• 申請號: 201210087749.5
• 申請日: 2012-03-28
• 公開（公告）號: CN103367188A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 陳亞威
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 鄧云鵬

【技術領域】

本發明涉及半導體技術領域，特別是涉及一種晶圓良率分析方法及系統。

【背景技術】

在日常的半導體制造工藝中，晶柱(lot)指按某種方式生成的硅柱狀體，將這些晶柱切成薄片就稱為晶圓(wafer)，晶圓是進行集成電路制造的基板，一般以直徑來區分，8英寸、10英寸，12英寸等，或者以毫米來區分。直徑越大材料的利用率越高，因為在晶圓的周邊由于弧形的關系是沒法利用的。在晶圓上根據需要劃分不同的區域，每個區域用于生產特定功能的芯片(die)。一個晶圓上可以是同一類芯片，也可以是不同類芯片，后者可以稱為多項目晶圓，允許量產數目不高的多家單位進行合作生產。

在半導體組件的生產流程中，包含了諸多工藝，每一個工藝都都存在污染晶圓、磕碰壞晶圓表面、或者犯其他錯誤的概率，晶圓受損會嚴重影響之后對芯片的生產。晶圓良率(wafer?Yield)不佳，會導致所生產出的合格芯片數量變少，因此有必要對晶圓良率進行分析預測。致命缺陷率估計(Killer?Ratio?Evaluation)是0.13um以下存儲節點的關鍵。為了進行晶圓良率預測，通過芯片致命缺陷率來進行傳統的致命缺陷率估計，傳統的芯片致命缺陷率僅僅局限于芯片這一層級上，只要芯片出現缺陷便會定義該芯片為缺陷芯片，對于單個芯片中邊緣部分等非關鍵區域的缺陷也會被考慮其中，因此單純使用芯片這一層級的致命缺陷率估計對芯片的良率進行預測，會導致其預測的結果不精確，效果不理想。

【發明內容】

基于此，有必要提供一種使用精確的致命缺陷率進行預測的晶圓良率分析方法。

一種晶圓良率分析方法，包括以下步驟：提供一晶圓，所述晶圓上包括若干個芯片；將各個芯片根據功能劃分為多個功能區域；分別對所述各個芯片進行表面檢測，根據檢測到的缺陷在所述芯片中的所屬功能區域，得到一個或多個功能區域的缺陷信息；分別對各個芯片進行良率測試，得到芯片良率信息；將所述一個或多個功能區域的缺陷信息與所述芯片良率信息進行比較分析，得到按芯片一個或多個功能區域劃分的無污損的合格芯片，有污損的合格芯片，無污損的不合格芯片及有污損的不合格芯片的信息，并計算出芯片一個或多個功能區域的致命缺陷率；通過芯片一個或多個功能區域的致命缺陷率得到芯片整體的致命缺陷率，并由所述芯片整體的致命缺陷率預測出晶圓良率。

進一步地，所述計算出芯片一個或多個功能區域的致命缺陷率的公式為：

KR＝(1-DDY/CDY)*100％

其中，KR為一個功能區域的致命缺陷率；DDY為污損合格芯片比率，具體為有污損的合格芯片數與有污損的芯片數的之比；CDY為無污損合格芯片比率，具體為無污損的合格芯片數與無污損的芯片數的之比。

進一步地，所述由所述芯片整體的致命缺陷率估計出晶圓良率的公式為：

WY＝[1-(KR′*DDP)]*100％

其中，WY為晶圓良率；KR’為芯片整體的致命缺陷率；DDP為缺陷芯片比率，為有缺陷芯片與總芯片數的之比。

進一步地，所述功能區域包括存儲區域和邏輯器件區域。

進一步地，所述芯片整體的致命缺陷率為存儲區域的致命缺陷率。

進一步地，所述分別對各個芯片進行良率測試的步驟，是進行CP測試。

此外，還有必要提供一種使用精確的致命缺陷率進行預測的晶圓良率分析系統。

一種晶圓良率分析系統，其特征在于，包括劃分模塊、表面檢測模塊、良率測試模塊、劃分模塊及處理模塊；劃分模塊用于將一晶圓上各個芯片根據功能劃分為多個功能區域；表面檢測模塊與劃分模塊相連接，用于分別對所述各個芯片進行表面檢測，根據檢測到的缺陷在所述芯片中的所屬功能區域，得到一個或多個功能區域的缺陷信息；良率測試模塊與表面檢測模塊相連接，用于分別對各個芯片進行良率測試，得到芯片良率信息；處理模塊與良率測試模塊相連接，用于將所述一個或多個功能區域的缺陷信息與所述芯片良率信息進行比較分析，得到按芯片一個或多個功能區域劃分的無污損的合格芯片，有污損的合格芯片，無污損的不合格芯片及有污損的不合格芯片的信息，并計算出芯片一個或多個功能區域的致命缺陷率；通過芯片一個或多個功能區域的致命缺陷率得到芯片整體的致命缺陷率，并由所述芯片整體的致命缺陷率預測出晶圓良率。

進一步地，所述功能區域包括存儲區域和邏輯器件區域。

進一步地，所述芯片整體的致命缺陷率為存儲區域的致命缺陷率。