[發(fā)明專利]電荷泵及電荷泵系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201210085235.6
• 申請日: 2012-03-27
• 公開（公告）號: CN102624222B
• 公開（公告）日: 2017-03-29
• 發(fā)明（設計）人: 楊光軍;胡劍;吳常謙
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H02M3/07
• 分類號: H02M3/07
• 代理公司: 北京集佳知識產(chǎn)權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發(fā)明涉及集成電路技術領域，特別涉及一種電荷泵及電荷泵系統(tǒng)。

背景技術

在信息時代，各種類型的存儲器得到越來越廣泛的應用。基于低功耗、低成本的要求，存儲器的電源電壓通常比較低，例如2.5V、1.8V等等，然而為了實現(xiàn)信數(shù)據(jù)的“寫入”和“擦除”，通常需要遠高于電源電壓的編程電壓和擦除電壓，例如8V或11V等等。因此，電荷泵電路廣泛應用于存儲器中，用于通過較低的電源電壓獲得較高的編程電壓或擦除電壓。

圖1示出了現(xiàn)有技術中電荷泵系統(tǒng)的結構示意圖。如圖1所示，電源電壓VDD經(jīng)過多階電荷泵，如圖1中所示的一階電荷泵Stage?1、二階電荷泵Stage?2、N階電荷泵Stage?n后輸出較高電壓HV。

其中，所述一階電荷泵Stage?1由時鐘脈沖信號CK1和時鐘脈沖信號CK2控制以輸出電壓A和C；所述二階電荷泵Stage?2由時鐘脈沖信號CK3和時鐘脈沖信號CK4控制以輸出電壓B和D；所述N階電荷泵Stage?n由時鐘脈沖信號CK1和時鐘脈沖信號CK2控制，并最終輸出較高電壓HV。其中，所述時鐘脈沖信號CK1和時鐘脈沖信號CK2的相位相反；所述時鐘脈沖信號CK3和時鐘脈沖信號CK4的相位相反。

通常在存儲器中，所述電源電壓VDD的范圍為1.8V～3V；而經(jīng)過多階電荷泵后，輸出的較高電壓HV的范圍為8V～12V。

圖2示出了圖1中二階電荷泵的結構示意圖。如圖2所示，所述二階電荷泵Stage?2包括：第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第一電容C1、第二電容C2和反相器INV。

所述第一NMOS管N1的源極與第二NMOS管N2的源極、第三NMOS管N3的源極以及第一電容C1的一端相連于節(jié)點a，并作為第一輸入端接收上階電荷泵(即圖1中所示的一階電荷泵Stage?1)的輸出電壓A；所述第一電容C1的另一端連接反相器INV的輸出端；所述反相器INV的輸入端連接時鐘脈沖信號CK3。

所述第一NMOS管N1的柵極與第二NMOS管N2的柵極、第三NMOS管N3的漏極以及第二電容C2的一端相連于節(jié)點b，并作為第二輸入端接收上階電荷泵(即圖1中所示的一階電荷泵Stage?1)的輸出電壓C；所述第二電容C2的另一端連接時鐘脈沖信號CK4。

所述第一NMOS管N1的漏極連接所述第三NMOS管N3的柵極，并作為所述二階電荷泵Stage?2的第一輸出端以輸出電壓B；所述第二NMOS管N2的漏極作為第二輸出端以輸出電壓D。

其中，所述第一NMOS管N1、第二NMOS管N2、第三NMOS管N3的襯底均接地GND。

圖2所示的電荷泵中，所述第一電容C1不斷地由所述時鐘脈沖信號CK3進行充電和放電，從而提升了第一NMOS管N1的源極電壓，也即上階電荷泵的輸出電壓A不斷提升。而所述第二電容C2由所述時鐘脈沖信號CK4進行充電和放電，從而使得所述第一NMOS管N1的柵極電壓上升。當所述第一NMOS管N1的柵源之間的電壓差大于其閾值電壓時，所述第一NMOS管N1導通，從而使得其漏極將輸出電壓B輸出，此時的輸出電壓B即為提升后的節(jié)點a處的電壓。

然而，如圖2所示的電荷泵所能承受的最大輸入電壓(如上階電荷泵的輸出電壓A)受第一NMOS管N1的源極與襯底之間的擊穿電壓的限制。通常地，所述第一NMOS管N1的源極與襯底之間的擊穿電壓為9V，因此，上階電荷泵(即圖1中所示的一階電荷泵Stage?1)的輸出電壓A不能超過9V，否則將導致所述第一NMOS管N1被擊穿，進而影響電荷泵的可靠性。

另一方面，圖2所示的電荷泵中各MOS管均采用普通工藝形成，且其襯底均接地GND。而這種結構的MOS管存在襯偏效應，隨著上階電荷泵的輸出電壓的電壓值的增大，這種襯偏效應也就越加明顯，從而影響電荷泵的傳輸效率。

因此，如何避免MOS管被擊穿以提高電路的可靠性以及提高電荷泵的傳輸效率就成為本領域技術人員亟待解決的問題之一。

發(fā)明內容

本發(fā)明解決的問題是提供一種電荷泵及電荷泵系統(tǒng)，以有效地提高電荷泵的可靠性及其傳輸效率。