[發明專利]折疊信號放大器有效
| 申請號: | 201210070765.3 | 申請日: | 2012-03-16 |
| 公開(公告)號: | CN102594268A | 公開(公告)日: | 2012-07-18 |
| 發明(設計)人: | 江帆;林慶良;周磊;陳建武;吳旦昱;武錦;金智;劉新宇 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H03F3/04 | 分類號: | H03F3/04 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 周國城 |
| 地址: | 100083 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 折疊 信號 放大器 | ||
技術領域
本發明涉及集成電路技術領域,是折疊內插數模轉換器中的關鍵模塊,具體涉及一種將輸入信號關于參考電平進行折疊的折疊信號放大器。
背景技術
折疊內插數模轉換器是GHz以上超高速數模轉換器中十分重要的一種,在軍用雷達、衛星通信和高速測量等領域都有著重要的應用。折疊內插數模轉換器中一個關鍵模塊就是折疊信號放大器,其性能直接制約了折疊內插數模轉換器的性能。
目前常用的折疊信號放大器是一種將所有減法電路的輸出端子都連接在一起再經過負載模塊連接至電源的結構(見Rudy?van?de?Plassche,CMOS?Integrated?Analog-to-digital?and?Digital-to-analog?Converters,2nd?edition,P177,2003,Kluwer?Academic?Publisher),如圖5所示,以N=5為例。
圖5所示的這種折疊信號放大器雖然能實現折疊的功能,但存在以下缺點:
1)減法電路的個數N必須為奇數,否則不能提供正確的的共模電平;
2)所有減法電路的電流都流過負載電阻,要求更大的電源電壓;
3)所有管子的集電極寄生電容和負載電阻的寄生電容并聯在一起,帶寬較小;
4)差分輸入時,輸入信號必須先經過電阻網絡完成和參考電平的相減,才能輸入到折疊信號放大器中,降低了信號通路的帶寬(見Rudy?van?de?Plassche,CMOS?Integrated?Analog-to-digital?and?Digital-to-analog?Converters,2nd?edition,P173,2003,Kluwer?Academic?Publisher);
5)每個減法模塊的噪聲和失配都耦合到了輸出。
因此,對現有的折疊信號放大器進行改進,提高其性能十分必要,以進一步提高折疊內插數模轉換器的速度和精度。
發明內容
(一)要解決的技術問題
有鑒于此,本發明的主要目的在于提供一種折疊信號放大器,以提高折疊內插數模轉換器的速度和精度。
(二)技術方案
為達到上述目的,本發明提供了一種折疊信號放大器,用于將輸入信號關于N個參考電平做N次折疊,N為折疊因子,該折疊信號放大器包括N個減法電路1、N+1個負載模塊2以及兩個或門單元3;
其中,輸入信號和參考電平分別輸入N個減法電路1,相鄰的兩個減法電路1中相鄰端子耦合在一起,除了首尾兩個端子,最終形成N+1個端子,分別通過N+1個負載模塊2接到電源電壓;在這N+1個端子中,奇數序列和偶數序列的端子分別輸入到兩個或門單元3,得到的兩個單端輸出組成差分的折疊信號。
上述方案中,所述減法電路1由6個NPN晶體管和2個電阻構成,分別為第一NPN晶體管Q11、第二NPN晶體管Q12、第三NPN晶體管Q13、第四NPN晶體管Q14、第五NPN晶體管Q15、第六NPN晶體管Q16和第一電阻R11、第二電阻R12;
其中,第一NPN晶體管Q11的發射極與第一電阻R11相連接,第一電阻R11的另一端接地;第二NPN晶體管Q12的發射極與第三NPN晶體管Q13的發射極以及第一NPN晶體管Q11的集電極相連接,第六NPN晶體管Q16的發射極與第二電阻R12相連接,第二電阻R12的另一端接地;第四NPN晶體管Q14的發射極與第五NPN晶體管Q15的發射極以及第六NPN晶體管Q16的集電極相連接,第二NPN晶體管Q12的集電極與第四NPN晶體管Q14的集電極相連接,第三NPN晶體管Q13的集電極和第五NPN晶體管Q15的集電極相連接。
上述方案中,在所述減法電路1中,差分輸入信號的正端VIN_P連接第二NPN晶體管Q12的基極,負端VIN_N連接第五NPN晶體管Q15的基極;差分參考電平的正端REF_P連接第三NPN晶體管Q13的基極,REF_N連接第四NPN晶體管Q14的基極。
上述方案中,相鄰兩個減法電路1的相鄰輸出端子耦合在一起,N個減法電路1耦合后形成OUT1、OUT2、OUT3…OUT(N)、OUT(N+1)總共N+1個輸出端子。
上述方案中,奇數序列的輸出端子和偶數序列的輸出端子分別輸入到不同的或門,OUT1、OUT3、OUT(N-1)、OUT(N+1)輸入到一個或門,OUT2、OUT4、OUTN輸入到另一個或門,這里假設N為偶數,N為奇數時同樣適用。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210070765.3/2.html,轉載請聲明來源鉆瓜專利網。





