[發(fā)明專利]阻抗校正裝置與阻抗校正方法有效
| 申請?zhí)枺?/td> | 201210069366.5 | 申請日: | 2012-03-15 |
| 公開(公告)號: | CN103312293A | 公開(公告)日: | 2013-09-18 |
| 發(fā)明(設計)人: | 張哲維;詹政邦;林見儒 | 申請(專利權(quán))人: | 瑞昱半導體股份有限公司 |
| 主分類號: | H03H11/04 | 分類號: | H03H11/04 |
| 代理公司: | 北京康信知識產(chǎn)權(quán)代理有限責任公司 11240 | 代理人: | 余剛;吳孟秋 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 阻抗 校正 裝置 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及一種校正裝置,特別涉及一種阻抗校正裝置及阻抗校正方法。
背景技術(shù)
半導體工藝伴隨著一定程度的工藝偏移(process?variation,加工偏差),而工藝偏移會造成集成電路內(nèi)元件特性的改變,例如阻抗的電阻值會偏移。而電阻的在不同的電子元件中可能會造成不同的影響,例如,在濾波器中,電阻的變異會使頻寬偏移,又例如,在振蕩器中,電阻的變異則會導致頻率偏移。又例如,在通信系統(tǒng)中,嚴格規(guī)范發(fā)送端與接收端的阻抗匹配,若阻抗不匹配會導致信號失真甚至通信中斷的風險,電阻的變異將會導致阻抗不匹配的問題。因此,如何克服工藝偏移所造成電阻值的偏移,一直是集成電路設計的挑戰(zhàn)。
傳統(tǒng)上會采用微調(diào)(trimming)的方式修正電阻值,或者通過工藝控制(process?control)降低工藝偏移量。但前者會增加測試時間與成本,后者會增加集成電路的制造成本,都是不經(jīng)濟的作法。
有鑒于此,提出一種新的架構(gòu),來準確校正集成電路(integrated?circuit,IC)的內(nèi)部阻抗,并進一步改善成本。
發(fā)明內(nèi)容
鑒于以上已知技術(shù)的問題,本發(fā)明提供一種阻抗校正裝置,包含:可變阻抗、運算調(diào)整器、模擬數(shù)字轉(zhuǎn)換器與控制器。運算調(diào)整器接收一第一模擬信號與一第二模擬信號并進行運算而產(chǎn)生一輸出電壓。模擬數(shù)字轉(zhuǎn)換器接收輸出電壓進而產(chǎn)生調(diào)整碼。控制器耦接模擬數(shù)字轉(zhuǎn)換器與可變阻抗,并且依據(jù)調(diào)整碼來調(diào)整可變阻抗的電阻值。
本發(fā)明還提供一種阻抗校正方法,包含:將一第一模擬信號與一第二模擬信號進行運算而產(chǎn)生一輸出電壓;接收輸出電壓進而產(chǎn)生一調(diào)整碼;及依據(jù)調(diào)整碼來調(diào)整一可變阻抗的電阻值。
綜上所述,根據(jù)本發(fā)明的阻抗校正裝置與阻抗校正方法是利用自我校正阻抗(self-calibration)的機制,先在模擬領(lǐng)域?qū)⒖加玫牡谝荒M信號與相應可變阻抗的電阻值的第二模擬信號進行差值運算以得知電阻值的偏移量,再轉(zhuǎn)換為數(shù)字碼(即,調(diào)整碼)以供數(shù)字電路(即,控制器)判斷工藝的偏移量,并利用數(shù)字領(lǐng)域可程序化的特性依據(jù)工藝的偏移量修正可變阻抗的電阻值。
為使本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂,下文特舉多個優(yōu)選實施例,并配合所附圖式,作詳細說明如下。
附圖說明
圖1為本發(fā)明的阻抗校正裝置的第一實施例的示意圖;
圖2為本發(fā)明的阻抗校正裝置的第二實施例的示意圖;
圖3為本發(fā)明的阻抗校正裝置的運算調(diào)整器的第一詳細結(jié)構(gòu)的示意圖;
圖4為本發(fā)明的阻抗校正裝置的運算調(diào)整器的第二詳細結(jié)構(gòu)的示意圖;
圖5為本發(fā)明的阻抗校正裝置的運算調(diào)整器的第三詳細結(jié)構(gòu)的示意圖;
圖6為本發(fā)明的阻抗校正裝置的運算調(diào)整器的第四詳細結(jié)構(gòu)的示意圖;
圖7為圖6中相許器對各開關(guān)的控制信號的時序圖;及
圖8為本發(fā)明的阻抗校正裝置的流程圖。
【主要元件符號說明】
10????????運算調(diào)整器
20????????可變阻抗
30????????控制器
40????????模擬數(shù)字轉(zhuǎn)換器
50????????增益控制器
102???????減法器
104???????運算放大器
122???????減法器
124???????運算放大器
148???????運算放大器
166???????運算放大器
168???????相許器
C1????????第一電容
C2????????第二電容
C3????????第三電容
C4????????第四電容
C5????????第五電容
C6????????第六電容
S1????????第一開關(guān)
S2????????第二開關(guān)
S3????????第三開關(guān)
S4????????第四開關(guān)
S5????????第五開關(guān)
S6????????第六開關(guān)
S7????????第七開關(guān)
S8????????第八開關(guān)
S9????????第九開關(guān)
S10???????第十開關(guān)
S11???????第十一開關(guān)
S12???????第十二開關(guān)
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于瑞昱半導體股份有限公司,未經(jīng)瑞昱半導體股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210069366.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:基于FPGA的PWM信號發(fā)生器
- 下一篇:一種超聲波電子凈水器電路





