[發明專利]一種背柵薄膜晶體管存儲器的制備方法

無效

• 申請號: 201210066084.X
• 申請日: 2012-03-14
• 公開（公告）號: CN102593065A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 丁士進;崔興美;陳筍;王鵬飛;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L21/8256
• 分類號: H01L21/8256;H01L21/443
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于半導體集成電路技術領域，具體涉及一種背柵薄膜晶體管存儲器的制備方法。?

背景技術

隨著薄膜晶體管（TFT）工藝技術的成熟與發展，非揮發性TFT存儲器正成為國內外科研人員的研究熱點。目前，TFT存儲器大多采用多晶硅做導電溝道。但是，由于多晶硅溝道中存在大量的晶界，而位于晶界處的陷阱會因俘獲部分被誘導出的反型電荷，而導致存儲器的開啟電壓發生偏移。此外，基于多晶硅溝道的TFT存儲器在受到漏極和柵極的偏壓應力后，會表現出較嚴重的閾值電壓波動，從而影響器件的可靠性[1]。由此可見，對TFT存儲器而言，多晶硅不是一種理想的溝道材料。2004年日本學者在《自然》期刊上首次報道了基于非晶銦鎵鋅氧化物（a-IGZO）溝道的TFT，從而從實驗上證實了該非晶氧化物半導體的實用價值。2008年韓國三星先進技術研究所首次公開報道了面向先進系統面板（SOP）應用的a-IGZO溝道TFT存儲器的電學特性。從此，基于a-IGZO溝道的TFT存儲器逐漸步入人們的視野。與其它多晶態的氧化物半導體（如ZnO薄膜）不同，IGZO薄膜在制作工藝溫度范圍內能保持著非晶態，并且具有低溫淀積、較高的電子遷移率（≥10cm²/V·s）和較大的禁帶電壓（＞3.0eV）等優良性能[2]。因此，IGZO作為非晶態的溝道層，不僅能夠提供更加均勻的器件性能，還省略了傳統的多晶硅溝道所必需的冗長的晶化工藝。然而，目前有關TFT存儲器的a-IGZO溝道層的制備工藝都是基于傳統的物理氣相淀積（PVD），如射頻磁控濺射和脈沖激光沉積等，采用這些方法所沉積的薄膜在致密性和大面積組份的均勻性上都存在著不足。基于以上問題，本發明提出采用原子層淀積（ALD）的方法生長a-IGZO導電溝道，同時采用ALD生長的疊層結構做電荷隧穿層等工藝，從而可以改善TFT存儲器的性能。

參考文獻

[1]?S.-C.?Chen,?T.-C.?Chang,?P.-Tsun?Liu,?Y.-C.?Wu,?P.-S.?Lin.?Characteristics?of?poly-Si?TFT?combined?with?nonvolatile?SONOS?memory?and?nanowire?channels?structure.?Surface?&?Coatings?Technology?,?202,?pp.1287-1291(2007).

[2]?Y.?S.?Jung,?K.?H.?Lee,?W.-J.?Kim,?W.-J.?Lee,?H.-W.?Choi,?K.?H.?Kim.?Properties?of?In-Ga-Zn-O?thin?films?for?thin?film?transistor?channel?layer?prepared?by?facing?targets?sputtering?method.?Ceramics?International,?38S,?S601-S604,?(2012)。

發明內容

基于上述背景技術，本發明提出了一種背柵薄膜晶體管存儲器的制備方法，其目的是提高存儲器電學性能的均勻性和可靠性，同時獲得低操作電壓，快速編程和擦除等優良性能。

本發明所提出的背柵薄膜晶體管存儲器的制備方法，是采用ALD生長的IGZO（銦鎵鋅氧化物）薄膜做導電溝道；采用ALD組裝的的SiO₂/HfO₂/Al₂O₃疊層結構做隧穿層；采用ALD生長的金屬納米晶做電荷俘獲層；采用ALD生長的Al₂O₃薄膜做電荷阻擋層。具體步驟如下：

（1）采用電阻率為0.008-0.100?Ω·cm的重摻雜的P型單晶硅片作為襯底，用RCA清洗工藝對硅片進行清洗，然后用氫氟酸去除硅片表面的氧化層；

（2）在清洗好的P型單晶硅片上，采用ALD?的方法淀積生長Al₂O₃薄膜，作為存儲器的電荷阻擋層，Al₂O₃薄膜的厚度為15-200nm；淀積過程中，襯底溫度控制在100-300^?oC之間；生長Al₂O₃的反應源為三甲基鋁和水蒸氣；