[發明專利]一種疊層線圈類器件的制造方法

無效

• 申請號: 201210065423.2
• 申請日: 2012-03-14
• 公開（公告）號: CN102592817A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 李有云;陸達富;張揚;袁聰
• 申請（專利權）人: 深圳順絡電子股份有限公司
• 主分類號: H01F41/00
• 分類號: H01F41/00;H01F41/04;H01F27/28
• 代理公司: 深圳市中知專利商標代理有限公司 44101
• 代理人: 張皋翔

技術領域

本發明涉及一種疊層線圈類器件的制作方法。

背景技術

疊層功率型線圈類器件包括疊層大電流磁珠、疊層功率電感及疊層功率型變壓器等。由于其具有可靠性高、易于大批量生產、易于小型化及薄型化等優點，被廣泛應用于各種便攜產品的電源線路中。

對疊層功率型線圈類器件，要求其采用一定陶瓷材料時，在較小尺寸，尤其是較薄厚度的產品空間內實現較大的阻抗或電感量，特別要求產品具有極低的直流電阻以能承受大電流。分析可知，使線圈電極截面又窄又厚是疊層功率型線圈類器件達到上述目標的最有效方法。

傳統的疊層線圈類器件如圖2所示，是在陶瓷絕緣層202上直接印刷電極201。然而，一方面，電極漿料印刷后不可避免的會向兩邊攤開，難以形成窄且厚的電極，這將會減小線圈包圍的面積進而降低產品的電感量或阻抗；另一方面如圖3所示，即使采用多次印刷的方法增大電極201厚度，但在疊層時由于電極201凸起，會明顯影響陶瓷絕緣層202的結合，出現電極短路、氣隙203、開裂及分層等不良。

為解決傳統疊層線圈類器件的問題，中國專利CN201138593Y提出在一個產品中采用多個相隔離的線圈并聯的方法降低磁珠的直流電阻。但很明顯，并聯線圈會降低產品的電感量或阻抗，而多個線圈并聯也會成倍增加產品的成本，且使產品薄型化受到限制。

又，日本專利11-97244提出將電極線圈的各段分別多組并聯后再整體構成螺旋狀線圈的方法，以此來降低產品的直流電阻。然而，此方法一方面由于大幅增加了磁路長度而導致產品電感量或阻抗下降，另一方面也同樣會成倍增加產品的成本且使產品薄型化受到限制。

發明內容

本發明的目的在于提供一種制作具有低厚度及低直流電阻的疊層功率型線圈類器件的方法。

本發明的目的可以這樣實現，設計一種疊層線圈類器件的制造方法，包括以下步驟：

A、制成陶瓷絕緣層薄片；

B、將部分陶瓷絕緣層薄片制成帶導電通孔的陶瓷絕緣層薄片；

C、形成帶線圈導體的線圈層薄片，使線圈導體嵌于陶瓷絕緣體薄片內部；

D、將陶瓷絕緣層薄片和帶線圈導體的線圈層薄片按次序疊層切斷使形成單位尺寸，從而得到疊層體。

所述步驟C有以下兩種方法實現：

方法一：

C101、在步驟B得到的帶導電通孔的陶瓷絕緣體薄片上，采用絲網印刷的方法將陶瓷膠體印刷出線圈層薄片的主體，在線圈層薄片的設定位置，則未印刷上陶瓷膠體而形成線圈形狀的溝槽；

C102、采用絲網印刷的方法將以Ag為主要成分的導電膠體印刷在線圈形狀的溝槽處，且導電膠體的厚度等于或略大于溝槽的深度，形成內部電極。

方法二：

C201、取步驟A得到的陶瓷絕緣體薄片，采用激光刻蝕的方法在線圈層設定位置形成線圈形狀的溝槽；

C202、將形成線圈形狀溝槽的陶瓷絕緣體薄片與步驟B得到的帶導電通孔的陶瓷絕緣體薄片疊合后，再采用絲網印刷的方法將以Ag為主要成分的導電膠體印刷在線圈形狀的溝槽處，且導電膠體的厚度等于或略大于溝槽深度，形成內部電極。

本發明所述線圈層薄片的線圈導體填充在陶瓷薄片的溝槽內，一方面可使印刷后的線圈導體不會攤開，電極的寬度受控，不至于使線圈包圍面積減小而導致電感量或阻抗降低；另一方面電極不會明顯凸起而影響層間結合，因此不會出現線圈短路、氣隙、開裂及分層等不良。總而言之，采用本發明所述方法，可方便制作出既窄且厚的線圈電極，因此可用于制作極低直流電阻的大電感量或阻抗的低成本、小尺寸、低厚度的疊層功率型線圈類器件。

附圖說明

圖1疊層線圈類器件的疊層示意圖；

圖2是圖1中截面101示意圖，為直接印刷法時電極處的截面示意圖；

圖3表示疊合兩層直接印刷法所得線圈層薄片時，電極處的截面示意圖；

圖4是本發明制作線圈層薄片的電極處截面示意圖；

圖5為燒結前疊層體的俯視透視圖。

具體實施方式

以下結合實施例對本發明作進一步的描述。

一種疊層線圈類器件的制造方法，包括以下步驟：

A、制成陶瓷絕緣層薄片；

B、將部分陶瓷絕緣層薄片制成帶導電通孔的陶瓷絕緣層薄片；

C、形成帶線圈導體的線圈層薄片，使線圈導體嵌于陶瓷絕緣體薄片內部；

D、將陶瓷絕緣層薄片和帶線圈導體的線圈層薄片按次序疊層切斷使形成單位尺寸，從而得到疊層體；