[發明專利]信號處理裝置、方法、SERDES 和處理器

有效

• 申請號: 201210058431.4
• 申請日: 2012-03-08
• 公開（公告）號: CN102710240A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 童小林;鄭定緯
• 申請（專利權）人: 浙江彩虹魚通訊技術有限公司
• 主分類號: H03K5/135
• 分類號: H03K5/135
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 孫寶海

技術領域

本發明涉及信號處理技術領域，尤其涉及一種信號處理裝置、方法、SERDES和處理器。?

背景技術

隨著對信息流量需求的不斷增長，傳統并行接口技術成為進一步提高數據傳輸速率的瓶頸。串行通信技術SERDES正在取代傳統并行總線而成為高速接口技術的主流。?

SERDES是英文SERializer(串行器)/DeSerializer(解串器)的簡稱。它是一種時分多路復用(TDM)、點對點的通信技術，即在發送端多路低速并行信號被轉換成高速串行信號，經過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號重新轉換成低速并行信號。這種點對點的串行通信技術充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數目，從而大大降低通信成本。?

SERDES技術最早應用于廣域網(WAN)通信，現在SERDES技術同樣應用于局域網(LAN)通信。隨著半導體技術的迅速發展，計算機的性能和應用取得了長足進步。可是，傳統并行總線技術——PCI卻跟不上處理器和存儲器的進步而成為提高數據傳輸速率的瓶頸。為解決計算機IO瓶頸而提出新一代PCI標準PCI?Express。PCI?Express是一種基于SERDES的串行雙向通信技術，支持芯片與芯片和背板與背板之間的通信。國際互聯網絡和信息技術的興起促成了計算機和通信技術的交匯，而SERDES串行通信技術逐步取代傳統并行總線正是這一交匯的具體體現。?

基于SERDES的高速串行接口采用以下措施突破了傳統并行I/O接口的數據傳輸瓶頸：一是采用差分信號傳輸代替單端信號傳輸，從而?增強了抗噪聲、抗干擾能力；二是采用時鐘和數據恢復技術代替同時傳輸數據和時鐘，從而解決了限制數據傳輸速率的信號時鐘偏移問題。?

如圖1所示，一個典型SERDES收發機由發送通道和接收通道組成：編碼器13、串行器14、發送器15以及時鐘產生電路11組成發送通道；接收器16、解串器17、解碼器18以及時鐘恢復電路12組成接收通道。編碼器13和解碼器18完成編碼和解碼功能，其中8B/10B、64B/66B和不規則編碼(scrambling)是最常用的編碼方案。發送器15和接收器16完成差分信號的發送和接收，其中LVDS和CML是最常用的兩種差分信號標準。串行器14和解串器17負責從并行到串行和從串行到并行的轉換。串行器需要時鐘產生電路11，時鐘發生電路通常由鎖相環(PLL)來實現。解串器17需要時鐘和數據恢復電路(CDR)12，時鐘恢復電路12通常也由鎖相環來實現，但有多種實現形式如相位插植、過剩抽樣等。通常來說，時鐘發生電路和時鐘恢復電路是SERDES用于信號處理的必需組件。?

現有技術中的SERDES一般成本比較高、體積比較大，在日常用的光纖傳輸線等設備中小型化比較困難。?

發明內容

本發明要解決的一個技術問題是提供一種信號處理裝置和方法，具有成本低的優勢。?

根據本發明的一個方面，提供一種信號處理裝置，包括：時鐘發生器，用于產生時鐘信號；信號發送模塊，所述信號發送模塊包括：與所述時鐘發生器相連的過采樣編碼器，用于接收W路并行輸入信號，對W路并行輸入信號進行R倍過采樣編碼，輸出編碼后并行信號，其中，W、R為大于等于2的整數；與所述時鐘發生器相連的串行器，用于接收來自所述過采樣編碼器的所述編碼后的并行信號，將所述編碼后的并行信號轉換為串行信號；發送器，用于接收來自所述串行器的串行信號，輸出差分串行輸出信號；和/或信號接收模塊，所述信號接收模塊包括：接收器，用于接收差分串行輸入信號，輸出串行輸入信號；與?所述時鐘發生器相連的解串器，用于對來自所述接收器的串行輸入信號進行解串獲得并行信號；與所述時鐘發生器相連的解碼合成器，用于對來自所述解串器的并行信號進行解碼和R倍合成以獲得W路并行輸入信號，其中，W、R為大于等于2的整數。?

可選地，時鐘發生器具有N×W×R的時鐘頻率，其中，N為W路并行輸入信號的數據速率。?

可選地，過采樣編碼器包括：過采樣單元，用于接收W路并行輸入信號，對W路并行輸入信號進行R倍過采樣，輸出過采樣的R×W路并行信號；編碼單元，用于接收來自所述過采樣單元的R×W路并行信號，將所述R×W路并行信號編碼后輸出。?

可選地，解碼合成器包括：解碼單元，用于接收來自所述解串器的并行信號，對來自所述解串器的并行信號進行解碼，獲得解碼后的R×W路并行信號；合成單元，用于接收來自所述解碼單元的R×W路并行信號進行R倍合成以獲得W路并行輸入信號。?