[發(fā)明專利]一種支持IP模塊動態(tài)頻率變換的裝置

有效

• 申請?zhí)枺?/td>: 201210055233.2
• 申請日: 2012-03-05
• 公開（公告）號: CN102611432A
• 公開（公告）日: 2012-07-25
• 發(fā)明（設計）人: 葛海通;王榮華;楊軍;孟建熠
• 申請（專利權(quán)）人: 杭州中天微系統(tǒng)有限公司
• 主分類號: H03K21/10
• 分類號: H03K21/10
• 代理公司: 杭州天正專利事務所有限公司 33201
• 代理人: 王兵;王利強

技術(shù)領域

本發(fā)明涉及SOC/CPU領域，更具體的說，本發(fā)明涉及一種支持IP模塊動態(tài)頻率變換的裝置。

背景技術(shù)

在集成電路設計中，功耗問題正日益成為最需要關(guān)注的問題，它影響到設計的可行性、成本和可靠性。

由于功耗跟頻率成正比關(guān)系，因此可以通過降低頻率來達到降低功耗的目的。

在當前的SOC架構(gòu)中，某些IP模塊(比如處理器模塊)在某個時鐘頻率下工作，而總線和其他IP模塊在另外一個時鐘頻率下工作。而大部分的程序都不需要處理器模塊總在最高頻率下工作，當處理器不需要滿負荷工作時，可以降低其頻率工作，這樣既可以完成程序的需求，又可以降低功耗。而通常系統(tǒng)時鐘不會改變。

在當前的頻率變換裝置中，通常都是靜態(tài)頻率變換，即只能在系統(tǒng)啟動時通過改變系統(tǒng)時鐘和處理器時鐘的比值來達到頻率變換的效果，這樣使得程序不能根據(jù)自身的需要動態(tài)的改變頻率，減少了功耗降低的可能性。而在當前的一些動態(tài)頻率變換裝置中，通常需要執(zhí)行某些特殊指令比如低功耗指令使處理器進入特殊狀態(tài)然后再動態(tài)改變處理器頻率，這種方法會延長處理器動態(tài)變頻的時間。

發(fā)明內(nèi)容

為了克服已有的頻率變化裝置的存在較大功耗、頻率變化時間較長的不足，本發(fā)明提供一種降低功耗、縮短頻率變化時間的支持IP模塊動態(tài)頻率變換的裝置。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：

一種支持IP模塊動態(tài)頻率變換的裝置，包括時鐘分頻器，用于接收基準時鐘，并產(chǎn)生多組不同分頻比的時鐘信號；IP模塊總線接口，用于IP模塊與總線的通信，所述IP模塊總線接口與總線通訊連接，所述時鐘分頻器還產(chǎn)生時鐘使能信號，所述裝置還包括：時鐘變頻器，用于根據(jù)當前的分頻比信號產(chǎn)生當前的IP時鐘使能信號，IP時鐘使能信號以及系統(tǒng)時鐘信號；

所述的時鐘分頻器的輸出端與所述時鐘變頻器的輸入端連接，所述時鐘變頻器的輸出端與所述IP模塊總線接口、總線連接；所述的時鐘變頻器接收時鐘分頻比信號作為其輸入之一，并接收時鐘分頻器產(chǎn)生的多組不同分頻比的時鐘信號和時鐘使能信號作為其輸入，其產(chǎn)生IP時鐘使能信號和IP時鐘使能信號輸入所述IP模塊總線接口，同時產(chǎn)生系統(tǒng)時鐘信號輸入到總線；

正常情況下，IP時鐘使能信號和系統(tǒng)時鐘信號由時鐘分頻比信號選擇產(chǎn)生；當頻率發(fā)生切換時，先保持選中原有系統(tǒng)時鐘信號并屏蔽IP時鐘使能信號向外輸出，一直等到原有的內(nèi)部IP時鐘使能信號再次到來，即原有的系統(tǒng)時鐘完整走完一個周期；此后同時屏蔽IP時鐘使能信號和系統(tǒng)時鐘信號向外輸出，當檢測到變化后的新的時鐘使能信號到來時，將內(nèi)部IP時鐘使能信號切換到變化后的IP時鐘使能信號，IP時鐘使能信號向外輸出同時屏蔽系統(tǒng)時鐘信號向外輸出；當再次檢測到變化后的時鐘分頻比對應的時鐘使能信號到來時，向外輸出IP時鐘使能信號和系統(tǒng)時鐘信號。

進一步，所述的IP模塊總線接口內(nèi)部存在兩個時鐘域，IP模塊時鐘域和系統(tǒng)時鐘域，其中IP模塊時鐘域由IP時鐘使能信號進行控制，系統(tǒng)時鐘域由IP時鐘使能信號以及IP時鐘使能信號進行控制，信號在兩個內(nèi)部時鐘域間的傳輸時，只有在IP時鐘使能信號有效時才能進行傳輸。

所述的時鐘變頻器由一有限狀態(tài)機控制。

本發(fā)明中，所述的時鐘分頻比信號為系統(tǒng)時鐘與IP模塊時鐘的頻率比，其值由SOC系統(tǒng)用戶指定。所述的動態(tài)頻率變換通過改變時鐘分頻比信號實現(xiàn)。所述的時鐘分頻器中每種分頻比對應一組時鐘信號和時鐘使能信號，其組數(shù)由可支持的分頻比種數(shù)決定。所述的時鐘變頻器產(chǎn)生的IP時鐘信號和IP時鐘使能信號僅由所述的IP模塊總線接口使用，而產(chǎn)生的系統(tǒng)時鐘信號由SOC系統(tǒng)中的其余模塊使用。所述的IP時鐘信號不會被時鐘變頻器中的有限狀態(tài)機屏蔽。

本發(fā)明的有益效果主要表現(xiàn)在：1、實現(xiàn)IP模塊的動態(tài)變頻，在系統(tǒng)低負載時，降低系統(tǒng)的整體功耗。2、實現(xiàn)頻率的快速變化，縮短系統(tǒng)頻率變化的時間。

附圖說明

圖1是一種支持處理器核IP的動態(tài)變頻裝置的總體框圖。

圖2是時鐘分頻器產(chǎn)生的八種分頻比的時鐘信號和時鐘使能信號圖。

圖3是時鐘分頻器結(jié)構(gòu)圖。

圖4是控制時鐘變頻器的有限狀態(tài)機的狀態(tài)轉(zhuǎn)換圖。

圖5是分頻比從1/2變化到1/3的示例圖。

圖6是處理器總線接口中的處理器時鐘域和系統(tǒng)時鐘域的信號轉(zhuǎn)換圖。

具體實施方式

下面結(jié)合附圖對本發(fā)明作進一步描述。