[發明專利]通過覆蓋STI區域的高介電常數金屬柵極超整合

有效

• 申請號: 201210048312.0
• 申請日: 2012-02-27
• 公開（公告）號: CN102683261A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: T·斯戈普;P·巴阿斯;S·拜爾
• 申請（專利權）人: 格羅方德半導體公司;格羅方德半導體德累斯頓第一模數有限責任及兩合公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/28;H01L21/8238;H01L29/423;H01L27/092
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

通常，本申請案的揭露內容是關于制造包含先進晶體管組件的高精密集成電路，所述先進晶體管組件包括電容增加的柵極結構，所述柵極結構包含高介電柵極介電材料。

背景技術

制造先進集成電路，例如CPUs、儲存裝置、ASICs(應用特定集成電路)以及類似物，根據特定的電路布局，需要在給定的芯片面積上形成許多電路組件。在不同的集成電路中，場效晶體管代表一種重要的電路組件型式，實質決定集成電路的效能。通常，目前實施多種工藝技術，形成場效晶體管，其中對于許多復雜的電路型式，CMOS技術因為操作速度與/或功率消耗與/或成本效應而成為最好的方式之一。在使用CMOS技術制造復合集成電路的過程中，在包含晶半導體層的基板上，形成百萬個晶體管，亦即n-信道晶體管與p-信道晶體管。場效晶體管，無論是n-信道晶體管或p-信道晶體管，典型包含由高摻雜區域的接口形成所謂的pn-接合，稱為汲極與源極區域，與所述高摻雜區域相鄰為輕摻雜或非摻雜的區域，例如信道區域。在場校晶體管中，信道區域的傳導性，亦即傳導公道的驅動電流能力，是由柵極電及控制，所述柵極電極與所述信道區域相鄰且被薄絕緣層分離。在形成傳導信道之后，由于使用適當的控制電壓至柵極電極，信道區域的傳導性取決于信道區域中電荷載體的移動性。

晶體管組件關鍵尺寸的持續縮小已經造成場效晶體管的柵極長度為50nm或更小，因而提供具有更高效能與更包封裝密度的精密半導體裝置。晶體管電效能的增加與信道長度縮小有關，造成場效晶體管的驅動電流與切換速度增加。在另一方面，信道長度的縮小與這些晶體管的信道可控制性與靜漏電流有關。已知為了提供所要的靜態與動態電流流動可控制性，具有非常短信道的場效晶體管可需要柵極電極結構與信道區域之間增加電容耦合。一般而言，由于硅/二氧化硅接口的超特性，利用減少柵極介電材料的厚度來增加電容耦合，所述柵極介電材料的形成通常是二氧化硅材料為基礎，可能結合氮物種。然而，實施上述辨識程度的信道長度后，以柵極介電材料為基礎的二氧化硅的厚度可達到1.5納米或更小，而后由于通過非常薄柵極介電材料電荷載體的直接隧道，造成明顯漏電流。由于更進一步減少二氧化硅柵極介電材料的厚度后，指數增加的漏電流無法與熱功率設計需求相比，所以已經發展其它機制，更進一步促進晶體管效能與/或降低整體晶體管尺寸。

例如，通過在硅信道區域為基礎的晶體管組件中產生應力組件，可促進電荷載體移動性以及信道的整體傳導性。對于具有標準晶圖架構的硅材料，亦即(100)表面位向，信道長度方向位向沿著<100>均等方向，電流方向中拉伸應力可促進電子的傳導性，因而改善n-信道晶體管的晶體管效能。在另一方面，在電流方向中壓縮應力可增加電洞的移動性，以及可因而提供p-信道晶體管中的超傳導性。因此，已經發展多應力誘導機制，就其本身而言需要復雜的制造順序用于實施這些技術。在進一步裝置比例之后，“內部”應利誘導源，例如包埋的應力誘導半導體材料可代表非常有效率的應力誘導機制。例如，為了促進這些晶體管的效能，常在p-信道晶體管的汲極與源極區域中，施加并入壓縮應力誘導硅/鍺合金。為達此目的，在前制造階段中，在側向相鄰于p-信道晶體管柵極電極結構的主動區域中，形成凹槽，而用間隔層覆蓋n-信道晶體管。而后以選擇性磊晶生長技術為基礎，用硅/鍺合金填充這些凹槽。在形成凹槽的蝕刻程序與后續磊晶生長程序過程中，為了不使柵極電極的敏感材料，例如硅為基礎的電極材料，過度暴露至形成凹槽與選擇性生長硅/鍺合金的環境，必須封裝p-信道晶體管的柵極電極。而后，可暴露所述柵極電極結構，且可根據任何適當制程策略，形成汲極與源極區域，繼續后續處理。

基本上，上述應力誘導機制是非場有效率的概念，改善p-信道晶體管的晶體管效能，其中最終得到在晶體管信道區域中的應力效率主要取決于半導體合金的內部應力程度以及此材料對于信道區域的側向抵銷。典型地，應力誘導半導體合金的材料組成受限于目前可獲得的精密選擇性磊晶沉積方法，硅/鍺合金目前無法使鍺濃度超過約30原子百分比。結果，信道區域中總應力的改善需要降低硅/鍺合金對于信道區域的側向抵銷，因此任何保護間隔結構的寬度必須減小。