[發明專利]用于集成電路對準的結構設計和方法

有效

• 申請號: 201210046563.5
• 申請日: 2012-02-24
• 公開（公告）號: CN102800654A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 陳憲偉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

技術領域

本發明涉及半導體領域，更具體地，涉及用于集成電路對準的結構設計和方法。

背景技術

半導體集成電路(IC)工業經歷了快速發展。IC材料和設計的技術進步產生了多代IC，其中，每一代都具有比先前一代更小的尺寸以及更復雜的電路。通過對經圖案化和未經圖案化的層的序列進行圖案化來制造半導體器件，并且關于連續圖案化層的部件彼此空間相關。在制造期間，每個圖案化層必須按精確度與先前圖案化層對準。圖案對準技術通常提供對準標記，從而實現總曝光區域對準。當技術節點繼續減小時，已經意識到，這種對準技術不能提供在該區域內的期望對準。

發明內容

本發明提供了多個不同實施例。根據一個實施例，提供了一種半導體器件。半導體器件包括：管芯，包括集成電路區域；裝配隔離區域，圍繞集成電路區域；以及密封環區域，圍繞裝配隔離區域。該器件進一步包括：設置在密封環區域或裝配隔離區域中的管芯對準(alignment)標記。

其中，管芯對準標記沒有被設置在密封環區域或裝配隔離區域的角部中。

其中，管芯對準標記包括臨界尺寸均勻圖案，臨界尺寸均勻圖案包括：有源OD層、多晶硅POLY層、接觸CO層、金屬Mx層、以及通孔Vx層。

其中，管芯對準標記包括：框中框對準圖案。

其中，管芯對準標記包括：形成在有源OD層、多晶硅POLY層、和/或接觸CO層中的至少一種套刻標記。

該器件進一步包括：劃線，限定曝光區域的周界；以及曝光區域對準標記，被設置在限定曝光區域的周界的劃線內。

該器件進一步包括：多個管芯對準標記，被設置在密封環區域或裝配隔離區域內。

其中，設置在密封環區域內的多個管芯對準標記被交替地設置為與密封環區域的外部邊緣以及密封環區域的內部邊緣鄰近。

其中，多個管芯對準標記沒有被設置在密封環區域或裝配隔離區域的角部中。

另一主要實施例提供了一種半導體器件，包括多個曝光區域、和在每個曝光區域內的多個管芯，其中，每個管芯包括：集成電路區域；裝配隔離區域，圍繞集成電路區域；以及密封環區域，圍繞裝配隔離區域。該器件進一步包括劃線(scribe?line)，限定每個曝光區域和每個管芯；用于每個曝光區域的曝光區域對準標記；以及用于每個管芯的管芯對準表面，將管芯對準標記設置在每個管芯的密封環區域或裝配隔離區域內。

其中，管芯對準標記被設置在密封環區域或裝配隔離區域的非角部中。

其中，管芯對準標記包括臨界尺寸均勻圖案或框中框對準圖案中的一種，臨界尺寸均勻圖案包括：有源OD層、多晶硅POLY層、接觸CO層、金屬Mx層、以及通孔Vx層。

該器件進一步包括：多個管芯對準標記，被設置在每個管芯的密封環區域或裝配隔離區域內，其中，多個管芯對準標記被設置在密封環區域或裝配隔離區域的非角部中。

其中，設置在密封環區域內的多個管芯對準標記交替地被設置為與密封環區域的外部邊緣以及密封環區域的內部邊緣鄰近。

又一主要實施例提供了一種方法，包括：提供半導體器件；在半導體器件上限定區域，其中，通過劃線限定區域的周界；以及在該區域內限定管芯區域，其中，每個管芯區域包括集成電路區域、圍繞集成電路區域的裝配隔離區域，以及圍繞裝配隔離區域的密封環區域。方法進一步包括：在密封環區域或裝配隔離區域內形成管芯對準標記。

其中，不在密封環區域或裝配隔離區域的角部中形成管芯對準標記。

其中，形成管芯對準標記包括形成臨界尺寸均勻圖案或框中框對準圖案中的一種，臨界尺寸均勻圖案包括：有源OD層、多晶硅POLY層、接觸CO層、金屬Mx層、以及通孔Vx層。

該方法進一步包括：形成用于限定曝光區域的周界的劃線；以及形成曝光區域對準標記，曝光區域對準標記被設置在限定曝光區域的周界的劃線內。

該方法進一步包括：在密封環區域或裝配隔離區域內形成多個管芯對準標記，其中，不在密封環區域或裝配隔離區域的角部中形成多個管芯對準標記。

該方法進一步包括：實施圖案識別技術，從而將掩模與管芯對準標記對準；以及將半導體器件曝光，從而形成集成電路區域。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明。應該強調的是，根據工業中的標準實踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。