[發明專利]齊納二極管的制造方法

有效

• 申請號: 201210046164.9
• 申請日: 2012-02-27
• 公開（公告）號: CN102592995A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 梁博
• 申請（專利權）人: 上海先進半導體制造股份有限公司
• 主分類號: H01L21/329
• 分類號: H01L21/329
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及集成電路制造領域，特別涉及一種齊納二極管的制造方法。

背景技術

電壓及電流的瞬態干擾是造成電子電路及設備損壞的主要原因，常給人們帶來無法估量的損失。這些干擾通常來自于電力設備的起停操作、交流電網的不穩定、雷擊干擾及靜電放電等瞬態干擾幾乎無處不在、無時不有，使人感到防不勝防。瞬態電壓抑制器(Transient?Voltage?Suppressor，TVS)是一種二極管形式的高效能保護器件。當TVS二極管的兩極受到反向瞬態高能量沖擊時，它能以10的負12次方秒量級的速度，將其兩極間的高阻抗變為低阻抗，吸收高達數千瓦的浪涌功率，使兩極間的電壓箝位于一個預定值，有效地保護電子線路中的精密元器件，免受各種浪涌脈沖的損壞。

隨著高頻電路日漸廣泛的應用，用于保護電路不受靜電/浪涌電流侵害的傳統大電容值的瞬態電壓抑制器的二極管已經不能滿足高頻的需求，超低電容TVS二極管日益得到廣泛的應用。超低電容TVS二極管一般由三個二極管組成。具體參考圖1所示。如圖1是超低電容TVS的電路示意圖，所述超低電容TVS包括第一控向二極管11，第二控向管二極管12，齊納二極管13。所述第一控向二極管11和第二控向二極管12之間設有一個輸入/輸出接口14。

所述第一控向二極管11和第二控向二極管12要求具有極低的電容，一般都由PIN二極管(positive-intrinsic-negative?diode)組成，這就要求所述第一控向二極管11和第二控向二極管12在極低摻雜的襯底上形成。但是所述齊納二極管13為了具備較低的反向擊穿電壓，因此需要在很高摻雜濃度的襯底上形成。在超低電容TVS中，因為PIN二極管和齊納二極管需要在不同濃度的襯底上制作，要把PIN二極管和齊納二極管集成在一起就變得非常困難。為此有些超低電容TVS二極管是多芯片封裝，即把齊納二極管和PIN二極管分別制作，然后再封裝在一起。這樣工藝雖然簡單，但卻增加了封裝成本，而且不利于減小器件尺寸。另外一種把齊納二極管和PIN二極管集成在一起的現有技術是：在高摻雜P型襯底上生長高電阻率N型外延層，并且通過高溫擴散把N型雜質穿過N型外延層，與外延層下的P型襯底形成齊納二極管，這需要很長的高溫擴散過程，這樣導致橫向擴散的面積就變得非常大，而且需要通過PN結進行隔離，這些都會使器件的面積變得非常大。

發明內容

本發明的目的在于提供一種齊納二極管的制造方法，以減小器件的面積，提高集成電路的集成度。

為達到上述目的，本發明提供一種齊納二極管的制造方法，包括：

提供襯底，所述襯底包括正面以及與正面相對的背面，所述襯底的正面上形成有外延層；

刻蝕所述外延層和部分厚度的襯底形成第一深槽，所述第一深槽為環形；

在所述外延層上形成絕緣層，同時填充所述第一深槽形成第一深槽填充；

刻蝕所述外延層和部分厚度的襯底，在所述第一深槽填充包圍的區域內形成至少一個第二深槽；

在所述圖形化的絕緣層上形成原位摻雜多晶硅，同時填充所述第二深槽形成第二深槽填充；

對所述襯底進行退火工藝形成擴散區域，所述擴散區域和襯底構成齊納二極管的PN結；

刻蝕所述原位摻雜多晶硅層形成圖形化的多晶硅，所述圖形化的多晶硅作為齊納二極管的陰極；

在所述襯底的背面形成金屬層，所述金屬層作為齊納二極管的陽極。

可選的，刻蝕所述原位摻雜多晶硅層形成圖形化的多晶硅之后，還包括：對所述襯底進行減薄。

可選的，所述外延層的厚度范圍為17μm～22μm。

可選的，所述襯底的電阻率范圍為0.010Ω·cm～0.020Ω·cm。

可選的，在刻蝕所述外延層和部分厚度的襯底形成第一深槽之前，還包括：在所述襯底上形成掩膜層；以及刻蝕所述掩膜層形成圖性化的掩膜層。

可選的，所述掩膜層為二氧化硅。

可選的，利用淀積的方法在所述襯底上形成掩膜層。

可選的，所述掩膜層的厚度范圍為1.5μm～2.5um。

可選的，所述第一深槽的深度范圍為25μm～30μm，第一深槽的槽寬為1.0μm～1.4μm。

可選的，在刻蝕所述外延層和部分厚度的襯底形成第二深槽之前，還包括：刻蝕所述絕緣層形成圖形化的絕緣層。

可選的，所述第二深槽的深度范圍為20μm～30μm，第二深槽的槽寬為1.0μm～1.4μm，相鄰的第二深槽之間的間距為1.0μm～1.4μm。