[發明專利]形成三維非易失存儲單元陣列的方法有效
| 申請號: | 201210043222.2 | 申請日: | 2012-02-24 |
| 公開(公告)號: | CN103295966A | 公開(公告)日: | 2013-09-11 |
| 發明(設計)人: | 陳士弘;呂函庭;施彥豪 | 申請(專利權)人: | 旺宏電子股份有限公司 |
| 主分類號: | H01L21/8247 | 分類號: | H01L21/8247;H01L27/115 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 宋焰琴 |
| 地址: | 中國臺灣新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 形成 三維 非易失 存儲 單元 陣列 方法 | ||
1.一種形成一三維非易失存儲單元陣列的方法,包含:
于該三維陣列中的多個非易失存儲結構之上形成多個字線溝道,是通過形成多個硅線于該多個非易失存儲結構之上,使得該多個字線溝道將該多個硅線彼此分隔;之后
于該多個字線溝道形成絕緣表面,是通過將分隔該多個字線溝道的該多個硅線氧化;以及之后
形成多條字線于該多個字線溝道中。
2.根據權利要求1所述的方法,其中形成該多個硅線保留殘留硅于該多個字線溝道中的至少一字線溝道中,且該殘留硅在氧化該多個硅線時被氧化。
3.根據權利要求1所述的方法,其中形成該多個硅線具有孔洞,且該多個孔洞在氧化該多個硅線時填入氧化的硅。
4.根據權利要求1所述的方法,其中形成該多個硅線包括形成一層硅于該多個非易失存儲結構的疊層之上,且自該硅層除去多余的硅以保留該多個硅線及形成該多個字線溝道于相鄰的該多個硅線之間。
5.根據權利要求1所述的方法,更包括:
于氧化多個硅線之后,刻蝕該多個字線溝道中覆蓋該多個非易失存儲結構的疊層的裸露的氧化硅;以及然后
形成氧化硅覆蓋該多個字線溝道中的該多個非易失存儲結構的疊層。
6.根據權利要求1所述的方法,更包括:
于氧化多個硅線之后,刻蝕該多個字線溝道中覆蓋該多個非易失存儲結構的疊層的裸露的氧化硅,直到露出覆蓋該多個非易失存儲結構的疊層的一氮化硅層。
7.根據權利要求1所述的方法,更包括:
于氧化多個硅線之后,刻蝕該多個字線溝道中覆蓋該多個非易失存儲結構的疊層的裸露的氧化硅,直到露出覆蓋該多個非易失存儲結構的疊層的一氮化硅層;以及
氧化覆蓋該多個非易失存儲結構的疊層的該氮化硅層以形成一外側氧化硅覆蓋該多個字線溝道中的該多個非易失存儲結構的疊層。
8.根據權利要求1所述的方法,其中形成該多條字線是一嵌鑲工藝。
9.根據權利要求1所述的方法,更包括:
于形成該多個字線溝道之前,形成該多個非易失存儲結構的疊層,其包括多個由絕緣材料分隔的半導體長條,及電荷儲存結構覆蓋該多個半導體長條,該電荷儲存結構包括一氧化鉌層。
10.根據權利要求1所述的方法,更包括:
于形成該多個字線溝道之前,形成該多個非易失存儲結構的疊層,其包括多個由絕緣材料分隔的半導體長條,及電荷儲存結構覆蓋該多個半導體長條,該電荷儲存結構包括一介電層具有一介電常數大于氧化硅的介電常數。
11.一種形成字線于一三維非易失存儲單元陣列中的方法,包含:
于該三維陣列中的多個非易失存儲結構之上形成多個字線溝道,是通過形成多個材料線于該多個非易失存儲結構之上,使得該多個字線溝道將該多個材料線彼此分隔;之后
于該多個字線溝道形成絕緣表面,是通過將分隔該多個字線溝道的該多個材料線氧化;以及之后
形成多條字線于該多個字線溝道中。
12.根據權利要求11所述的方法,其中形成該多條材料線包括金屬線。
13.一種形成一三維非易失存儲單元陣列的方法,包含:
于該三維陣列中的多個非易失存儲結構的疊層之上的多個字線溝道中形成多條字線,該多個字線溝道位于多個非易失存儲結構之上,該多條字線包括介于該多個非易失存儲結構的疊層之間的一第一組硅構件。
14.根據權利要求13所述的方法,其中形成多條字線包括:
將該多個字線溝道填充硅。
15.根據權利要求13所述的方法,更包括:
形成金屬硅化物于該多條字線之上。
16.根據權利要求13所述的方法,其中形成多條字線包括:
將該多個字線溝道填充多條硅字線;
刻蝕該多條硅字線的一部分以形成金屬溝道于該多條硅字線中;以及
將該金屬溝道填充金屬以形成該多條硅字線的金屬表面。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于旺宏電子股份有限公司,未經旺宏電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210043222.2/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:封裝基板及其制作方法
- 下一篇:鰭式場效應管及其形成方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





