[發明專利]一種阻變存儲器的制備方法

無效

• 申請號: 201210041447.4
• 申請日: 2012-02-21
• 公開（公告）號: CN102593352A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 黃如;譚勝虎;張麗杰;潘岳;黃英龍;楊庚宇;唐昱;毛俊;蔡一茂
• 申請（專利權）人: 北京大學
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 賈曉玲

技術領域

本發明屬于超大規模集成電路技術領域，具體涉及一種非揮發型阻變存儲器件的制備方法。

背景技術

隨著集成電路技術不斷推進，基于傳統浮柵結構的FLASH技術將面臨無法等比縮小的技術挑戰。近年來，基于MIM(Metal-Insulator-Metal)結構的阻變存儲器(RRAM)由于其結構簡單、易于制備、尺寸小、集成度高、擦寫速度快和功耗低等優點，而備受學術界和工業界的關注。與傳統浮柵結構的FLASH依靠電荷量來存儲信息0和1不同，阻變存儲器利用其在不同電致條件下分別出現高阻和低阻兩種狀態來存儲信息0和1。

阻變存儲器的存儲單元一般為金屬/功能薄膜層/金屬三層結構，可通過濺射、氣相沉積等常規的薄膜工藝制備。結構簡單、制備工藝與CMOS工藝兼容。阻變存儲器的擦寫速度由觸發電阻轉變的脈沖寬度決定，一般小于100納秒，遠小于Flash存儲器。另外，在RRAM中還存在多電平電阻轉變現象，可以利用多個電阻狀態存儲多個信息，在不改變存儲單元體積的條件下可實現更多信息的存儲。因此，阻變存儲器具有在未來取代閃存的潛力，已經成為目前新一代非易失性存儲器的研究熱點。

阻變存儲器單元結構采用MIM電容結構，在上、下電極之間夾著絕緣層或半導體功能材料層，又稱三明治結構(Sandwich?Structrue)。存儲陣列可以采用crossbar的交叉陣列結構。這種交叉陣列結構工藝簡單、密度高、并具有較好的等比縮小能力。在制備工藝上，這種MIM結構的器件通常采用淀積底電極(BE)材料、剝離形成底電極圖形——淀積阻變材料層、刻蝕形成連接孔——淀積頂電極(TE)、剝離形成底電極圖形的三層工藝流程。目前，阻變存儲器的阻變材料層的研究主要集中在NiO、TiO₂、Al₂O₃、Ta₂O₅等過渡金屬氧化物。此類物質大體上可以和CMOS工藝兼容，能夠表現出較好的阻變特性。同時該類物質大多數可以通過高溫氧化制備相應的

然而，基于傳統濺射、淀積的三層MIM工藝流程，由于其中間介質層的全覆蓋，使得在底電極和頂電極之間的介質層完全聯通，器件實際尺寸遠遠大于設計尺寸，器件與器件之間未能完全相互隔離，器件寄生效應明顯。

發明內容

本發明克服了現有技術的不足，提供了一種基于底電極氧化法的阻變存儲器的制備方法。

本發明的技術方案如下：

一種阻變存儲器的制備方法，其包括如下步驟：

1)在襯底上制備底電極。

2)采用干氧氧化或濕氧氧化對底電極金屬進行部分氧化，形成厚度為3nm-50nm的金屬氧化物，作為阻變材料層；

3)上述阻變材料層上制備頂電極。

其中，步驟1)或步驟3)中，底電極或頂電極是采用PVD方法或其它IC工藝中的成膜方法制備。

所述底電極材料為可高溫氧化生成對應金屬氧化物的金屬，如W電極、Ta電極、Ti電極、Al電極、Y電極、Hf電極。

所述底電極金屬的厚度范圍為：100nm-300nm。

所述頂電極可為Pt電極、TiN電極、Cu電極或者Ag電極等。

所述頂電極上面可加有保護電極，保護電極為鉑、鈦或者金。

和現有技術相比，本發明的積極技術效果在于：

本發明通過選用具有RRAM特性的過渡金屬氧化物對應的金屬材料作為底電極，在底電極圖形化之后，直接對底電極進行氧化，通過控制氧化條件使底電極金屬部分被氧化，形成對應的過渡金屬氧化物作為阻變材料層。本發明避免了傳統方法中淀積阻變材料層的步驟，大幅降低了工藝復雜度。同時可以實現阻變材料層與底電極的自對準。保證器件之間的完全隔離。避免了傳統工藝方法產生的眾多寄生效應。同時保證了器件的實際面積與設計面積一致。本發明在未來的低壓低功耗存儲器和嵌入式系統方面具有較大的應用前景。

附圖說明

圖1為本發明實施例阻變存儲器的截面結構示意圖，其中：

1-硅襯底；2-底電極；3-阻變材料層；4-頂電極；

圖2為本發明實施例阻變存儲器的阻變特性圖，其中：

SET-高阻態向低阻態轉變過程；RESET-低阻態向高阻態轉變過程；

具體實施方式

下面結合附圖通過具體實施例對本發明作進一步描述。

實施例一

本實施例制得的阻變存儲器的截面結構示意圖如圖1所示，下面結合截面結構示意圖闡述本實施例阻變存儲器的制備過程：