[發明專利]制造應變源極/漏極結構的方法

有效

• 申請號: 201210029796.4
• 申請日: 2012-02-10
• 公開（公告）號: CN102637728A
• 公開（公告）日: 2012-08-15
• 發明（設計）人: 郭紫微;宋學昌;陳冠宇;林憲信
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L29/78;H01L21/336
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

技術領域

本發明涉及集成電路器件和制造集成電路器件的方法。

背景技術

半導體集成電路(IC)工業經歷了迅猛發展。在IC發展期間，隨著幾何尺寸(即，能夠利用制造工藝產生出的最小元件(或者線))的減小，功能密度(即，單位芯片面積的互連器件的數量)通常會增加。這種縮減工藝通常會提高生產效率，并且降低相關成本，從而帶來很多益處。這種縮減工藝還增加了處理和制造IC的復雜程度，并且，對于這些已經意識到的進步來說，需要在IC制造中的類似發展。例如，當半導體器件，比如金屬氧化物半導體場效應晶體管(MOSFET)縮小到各個技術節點時，利用外延(epi)半導體材料實現應變源極/漏極部件(例如，應力區域)，從而增強了載流子遷移率，并且改進了器件性能。形成帶有應力區域的MOSFET通常包括：利用外延生長硅(Si)來形成n型器件的凸起的源極和漏極元件，并且利用外延生長鍺硅(SiGe)來形成p型器件的凸起的源極和漏極元件。為了改進晶體管器件性能，還針對源極和漏極元件的形狀、配制和材料實施各種不同技術。盡管現有的方式通常足以達到其預定目的，但是這些方式無法在各個方面都完全令人滿意。

發明內容

為解決上述問題，本發明提供了一種器件，包括：襯底；柵極結構，位于襯底上方，并且在襯底中限定出溝道區域；以及外延epi應變器，位于襯底中，其間插入有溝道區域，其中，至少一個epi應變器包括：輕摻雜源極/漏極LDD元件；以及源極/漏極S/D元件，鄰近LDD部分。

其中，epi應變器的材料與襯底的材料不同。

其中，epi應變器包含硅和附加元素的組分，附加元素是鍺、錫、碳、或其組合。

其中，epi應變器包含鍺硅SiGe，其中，Ge等于或者大于大約35at％。

該器件進一步包括：緩沖器層，位于epi應變器下方。

其中，緩沖器層包含硅和附加元素的組分，附加元素是鍺、錫、碳、或其組合。

其中，緩沖器層包含鍺硅SiGe，其中，Ge等于或者小于大約25at％。

其中，緩沖器層的厚度處于大約50埃到大約250埃的范圍內。

其中，epi應變器的厚度與緩沖器層的厚度的比處于大約1到大約4的范圍內。

該器件進一步包括：接觸元件，位于epi應變器上方。

其中，接觸元件包含鍺硅SiGe，其中，Ge等于或者小于大約20at％。

此外，還提供了一種器件，包括：襯底；柵極結構，位于襯底上方，并且在襯底中限定出溝道區域；柵極隔離件，位于柵極結構的相對側壁上；輕摻雜源極/漏極LDD元件，位于襯底中，其間插入有溝道區域；以及源極/漏極S/D元件，位于襯底中，其間插入有溝道區域，并且鄰近LDD元件，其中，S/D元件和LDD元件的材料相同，S/D元件和LDD元件所包含的摻雜劑的摻雜濃度相同；以及接觸元件，位于S/D元件上方。

其中，摻雜劑是硼，并且摻雜濃度處于大約1E18?atoms/cm³到大約1E21atoms/cm³的范圍內。

其中，S/D元件和接觸元件包含鍺硅(SiGe)，S/D元件和接觸元件的Ge的原子比at％不同。

該器件進一步包括：緩沖器層，位于S/D元件下方。

其中，緩沖器層和S/D元件包含鍺硅(SiGe)，緩沖器層和S/D元件的Ge的原子比at％不同。

其中，緩沖器層的厚度處于大約50埃到大約250埃的范圍內。

此外，還提供了一種方法，包括：在半導體襯底上方形成柵極結構，并且在半導體襯底中限定出溝道區域；在柵極結構的相對側壁上形成隔離件；在半導體襯底中形成溝槽，其間插入有溝道區域；在溝槽中外延生長第一半導體層，其中，第一半導體層含有硅和附加元素的組分；在第一半導體層上方和溝槽中外延生長第二半導體層，其中，第二半導體層形成LDD元件和S/D元件，并且含有硅和附加元素的組分；以及在第二半導體層上方外延生長接觸元件，其中，接觸元件含有硅和附加元素的組分，第二半導體層中的附加元素的原子比大于第一半導體層和接觸元件中的附加元素的原子比。

其中，附加元素是鍺、錫、碳、或者上述的組合。

其中，外延生長第二半導體層的步驟是利用含Ge氣體和含Si氣體進行的，其中，含Ge氣體和含Si氣體的質量流量比等于或者大于大約0.05。

附圖說明