[發(fā)明專利]制作電性正確的集成電路的方法

有效

• 申請?zhí)枺?/td>: 201210026181.6
• 申請日: 2012-02-07
• 公開（公告）號: CN102629285A
• 公開（公告）日: 2012-08-08
• 發(fā)明（設計）人: R·托帕羅格魯
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: G06F17/50
• 分類號: G06F17/50;H01L27/02
• 代理公司: 北京戈程知識產(chǎn)權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發(fā)明大致上是關于制作集成電路的方法，且尤是關于包含決定布局敏感性以用來制作電性正確的集成電路的方法。

背景技術

現(xiàn)代的集成電路(IC)可包含數(shù)以百萬個制作在半導體基板中及上的晶體管。在作出微影掩膜以制作這種復雜裝置時，電路布局在被貼上掩膜前，會先將通過各式各樣的過濾、檢測、及修改。理想上，該制程可導致制造(微影打印)沒有瑕疵的掩膜，并導致具有電性功能的集成電路。

該布局可包含標準單元和標準裝置設計、以及新的單元及裝置設計，并且必需符合包含最小特征尺寸、裝置元件之間的最小間隔、及類似者的嚴格設計規(guī)則。發(fā)展中的布局有可能通過多個仿真，許多這種仿真是耗時的。現(xiàn)有一些快捷方式可減少仿真時間，并因此減少費用，而不致犧牲該設計的準確性。一種用來提供大約但快速地評估布局對微影效應(其可影響變異及良率)的敏感性的方法是圖案匹配。圖案匹配是用來決定微影或可打印性問題。在可打印性問題中，特別排列的線及空間，無法通過微影制程，而在半導體晶圓上準確地重制。在圖案匹配中，已知會引發(fā)可打印性問題的單層圖案可從不同的產(chǎn)品布局，來加以識別。這些圖案形成一庫(library)，而設計者及設計工具在實作未來設計時，可避免這些圖案。實務上，發(fā)展中的布局設計可由圖案匹配軟件，來識別該布局設計中類似于該庫圖案的圖案。類似于庫圖案的圖案可予以改變或取代。

雖然可成功地實作圖案匹配，以避免大部分的可打印性問題，然而，圖案匹配并不針對可在復雜的IC中引發(fā)電性問題的多層布局圖案。因此，希望提供用來制作集成電路的方法，該集成電路是針對電性正確的布局。此外，希望提供用來制作集成電路的方法，該方法最小化設計時間，并避免電性錯誤區(qū)域。再者，希望提供用來制作集成電路的方法，該方法減少電性變異性，并且改良電性效能。另外，本發(fā)明的其它希望特征及特性，從接下來的詳細描述及附隨的權利要求書，并連同附加的圖式及先前的技術領域和背景技術，會變得明顯。

發(fā)明內(nèi)容

揭露一種制作集成電路的方法，依據(jù)實施例，該方法包含提供針對該半導體裝置的邏輯設計、以及將該邏輯設計中的元件與元件圖案庫相比較。該元件圖案庫系通過識別具有偏離模型化性質的電性性質的布局圖案，來加以推衍；該庫也包含對該模型化性質偏離的定量測量。響應該比較并考量該定量測量，以決定該元件是否是該邏輯設計中所接受的。產(chǎn)生掩膜組，以使用該元件或修改的元件(如果該元件是不可接受的)來實作該邏輯設計，并且采用該掩膜組，以在半導體基板中及上實作該邏輯設計。

依據(jù)另外實施例，提供一種制作集成電路的方法，該方法包含識別展現(xiàn)不同于模型化特性的電性特性的布局圖案庫。該布局圖案的實體參數(shù)被混亂，以決定對該模型化特性的差異的范圍。以包含復數(shù)個設計布局圖案的預備設計，來建立針對該集成電路的該預備設計。該復數(shù)個設計布局圖案與該布局圖案庫相比較，并且針對該復數(shù)個設計布局圖案中任何類似于該布局圖案庫中任一者的設計布局圖案，確定那個設計布局圖案的差異的范圍是否是在可接受的差異。修改任何展現(xiàn)不可接受的差異的范圍的設計布局圖案的設計布局圖案，并建立該集成電路的掩膜組，該掩膜組包含復數(shù)個設計布局圖案，該復數(shù)個設計布局圖案包含任何已經(jīng)被修改的設計布局圖案。采用該掩膜組，以在半導體基板中及上實作該邏輯設計

依據(jù)又另一個實施例，提供一種制作集成電路的方法，該方法包含提供針對該集成電路的邏輯設計，并使用復數(shù)個標準設計元件的配置，以在預備電路布局中實作該邏輯設計。將該復數(shù)個標準設計元件及其配置與已經(jīng)決定的多層布局圖案庫相比較，以產(chǎn)生不同于模型化參數(shù)的測量電性參數(shù)。改變符合該庫的多層布局圖案的第一標準設計元件或其配置，以減少與模型化參數(shù)的該差異。接著將該改變應用至該復數(shù)個標準設計元件及其配置中任何類似于該第一標準設計元件或其配置的標準設計元件及其配置。使用該復數(shù)個標準設計元件及其任何改變的該配置，以產(chǎn)生掩膜組，并采用該掩膜組，以在半導體基板中及上實作該邏輯設計。

附圖說明

本發(fā)明之后要連同接下來的圖式來加以描述，其中，相同的數(shù)字代表相同的元件，并且其中，

圖1示意地繪示半導體裝置中例示模型化問題的部分的截面圖；

圖2示意地繪示集成電路中例示模型化問題的部分的截面圖；

圖3以流程圖的方式例示依據(jù)用來制作電性正確集成電路的各種實施例的方法；以及

圖4繪示集成電路中例示可能的混亂動作的部分的平面視圖，該混亂動作可并入至不同的測試結構中。

具體實施方式