[發(fā)明專利]形成絕緣體上Ⅲ/Ⅴ族上鍺結(jié)構(gòu)的方法

有效

• 申請?zhí)枺?/td>: 201210022444.6
• 申請日: 2012-02-01
• 公開（公告）號: CN102709225A
• 公開（公告）日: 2012-10-03
• 發(fā)明（設(shè)計）人: 尼古拉斯·達瓦爾;比什-因·阮;塞西爾·奧爾奈特;康斯坦丁·布德爾
• 申請（專利權(quán)）人: 索泰克公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L29/78;H01L21/336
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司 11127
• 代理人: 李輝;呂俊剛

技術(shù)領(lǐng)域

本發(fā)明涉及實現(xiàn)高遷移率溝道晶體管的形成的絕緣體上半導體(SeOI)結(jié)構(gòu)的領(lǐng)域。更具體地說，本發(fā)明涉及制造這樣的結(jié)構(gòu)的改進方法。

背景技術(shù)

在過去四十年中，微電子技術(shù)能夠縮小其基本元件(即，晶體管)的尺寸并因而增加電路中的晶體管的密度，以及提高每個晶體管的性能。已發(fā)現(xiàn)該增加遵循非常熟知的稱為“摩爾定律”的指數(shù)曲線。對于該曲線的第一部分，性能增加直接得自晶體管的尺寸的減小，但在最近的十年，高性能的基于硅的CMOS(“互補金屬氧化物半導體”)技術(shù)已經(jīng)嚴重依賴于晶體管級別的材料創(chuàng)新以維持每一代的性能趨勢。

材料創(chuàng)新的一個方面是增加硅晶體中的應力以提高載流子遷移率并因而達到高的電流密度，這直接導致電路的更高性能。對于最近的幾代，這方面已經(jīng)到達其極限，因此現(xiàn)在難以設(shè)想繼續(xù)施加更多應力或者即使施加更多應力遷移率增加也已經(jīng)飽和。然而，仍然存在通過載流子遷移率增益獲得更多性能的需要。

場效應型晶體管依賴于電場來控制半導體材料中的一種類型的電荷載流子的溝道的形狀以及因此控制其傳導率。期望新的高遷移率材料代替這樣的晶體管的溝道中的硅。對于NFET(“N型場效應晶體管”)研究最多的高遷移率材料是III/V族材料，并且具體地說是GaAs和InGaAs。對于PFET(“P型場效應晶體管”)通常預期純Ge或SiGe合金。

然而，制造包括這樣的新材料的結(jié)構(gòu)，特別是絕緣體上半導體(SeOI)結(jié)構(gòu)仍然存在問題。

SeOI結(jié)構(gòu)包括埋入的絕緣層上的一個或多個半導體材料的薄層，其覆蓋一般由硅制成的支撐基板。但是，一邊上的硅和在另一邊上的GaAs或InGaAs是具有不能容易匹配的非常不同的晶格參數(shù)的晶體材料。因此在硅基板上生長的InGaAs的層呈現(xiàn)極大地降低性能的晶體缺陷、錯配和位錯，除非從硅基板上生長很厚的緩沖層以緩和晶格參數(shù)的大的差異，這是耗時并且昂貴的。

存在更兼容的支撐基板，例如由GaAs或InP制成的支撐基板，但是這樣的替代基板是昂貴的，并具有受限的直徑(相比于300毫米的硅晶圓，InP晶圓能達到150毫米)。

所有這些方案不適于高產(chǎn)率的微電子制造。

而且，從硅到高遷移率材料轉(zhuǎn)換表示具有用于N和P-FET的兩種不同的SeOI結(jié)構(gòu)，而硅能實現(xiàn)二者。

最后，形成具有注入的源極和漏極的傳統(tǒng)III/V族晶體管存在另一主要的障礙。確切地說，晶體管需要三個電極，其中的兩個是與FET中的半導體材料的連接點(在源極和漏極處)。但是，由于不可能修復的摻雜注入缺陷，與III/V族材料的金屬接觸呈現(xiàn)高電阻，這也降低了性能。

出于所有這些原因，隨著時間推移，硅仍是優(yōu)選的材料。

因此，需要形成實現(xiàn)具有低接入電阻源極和漏極接觸的III/V族高遷移率溝道晶體管的高產(chǎn)率制造的SeOI結(jié)構(gòu)的方法。

發(fā)明內(nèi)容

出于這些目的，本發(fā)明提供一種形成包括III/V族材料的半導體層的絕緣體上半導體結(jié)構(gòu)的方法，其特征在于，該方法包括以下步驟：

(a)在施主基板上生長松弛鍺層；

(b)在鍺層上生長至少一個III/V族材料層；

(c)在松弛鍺層中形成解理面；

(d)將施主基板的解理部分轉(zhuǎn)移到支撐基板，解理部分是施主基板在解理面處解理的、包括所述至少一個III/V族材料層的部分。

由于該結(jié)構(gòu)由硅支撐基板實現(xiàn)，因此能夠制造產(chǎn)業(yè)級的300毫米晶圓。高產(chǎn)量、低成本生產(chǎn)是可能的。

此外，Ge層能夠用于形成低電阻接觸，因為已知Ge-III/V族異質(zhì)結(jié)是非肖特基類型(在結(jié)處沒有出現(xiàn)勢壘)。源極和漏極然后被注入Ge層中。

本發(fā)明的優(yōu)選的非限制特征如下：

·III/V族材料是InGaAs；

·施主基板由硅制成；

·生長松弛鍺層的步驟(a)包括：在施主基板上生長晶格適應的鍺化硅緩沖層的前子步驟(a1)，松弛鍺層生長在鍺化硅緩沖層上；

·在松弛鍺層中形成解理面的步驟(c)包括：在至少一個III/V族材料層上和/或在支撐基板上形成絕緣層的前子步驟(c1)；

·形成絕緣層的步驟(c1)包括對支撐基板進行熱氧化；

·形成絕緣層的步驟(c1)包括在至少一個III/V族材料層上沉積氧化物層；

·在鍺層上生長至少一個III/V族材料層的步驟(b)包括：在至少一個III/V族材料層上形成薄硅層的后子步驟(b1)；

·支撐基板是包括絕緣層的絕緣體上硅結(jié)構(gòu)。