[發明專利]一種基于中高速傳感器網絡的開發平臺

無效

• 申請號: 201210013030.7
• 申請日: 2012-01-16
• 公開（公告）號: CN102625480A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 施玉松;高丹;張士柱;付鳳杰;張唯易
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H04W84/18
• 分類號: H04W84/18
• 代理公司: 上海泰能知識產權代理事務所 31233
• 代理人: 宋纓;孫健

1.一種基于中高速傳感器網絡的開發平臺，包括母板和可插拔式子板，其特征在于，所述母板上設有子板接口、通用接口和FPGA芯片；所述可插拔式子板包括電源控制子板、核心主控子板、協處理子板、中高速傳輸子板、低功耗傳輸子板、模擬信號調理子板和2G/3G應用子板；所述子板接口包括電源控制子板接口，核心主控子板接口，協處理子板接口，中高速傳輸子板接口，低功耗傳輸子板接口，模擬信號調理子板接口和2G/3G應用子板接口；所述FPGA芯片分別與子板接口和通用接口相連；所述電源控制子板插在電源控制子板接口內為母板和各個子板提供電源，核心主控子板插在核心主控子板接口內，協處理子板插在協處理子板接口內，中高速傳輸子板插在中高速傳輸子板接口內，低功耗傳輸子板插在低功耗傳輸子板接口內、模擬信號調理子板插在模擬信號調理子板接口內，2G/3G應用子板插在2G/3G應用子板接口內。

2.根據權利要求1所述的基于中高速傳感器網絡的開發平臺，其特征在于，所述電源控制子板采用MSP430單片機和電源轉換芯片實現，通過可編程的方式輸出不同幅度的電壓，為母板和各個子板提供電源。

3.根據權利要求1所述的基于中高速傳感器網絡的開發平臺，其特征在于，所述核心主控子板的處理器為OMAP3530芯片，包含一個Cortex-A8的ARM子系統和一個TMS320C64X的DSP子系統，其中，DSP子系統負責對模數轉換后的數據進行預處理和算法分析，ARM子系統完成設備內各功能模塊的狀態控制和任務調度，并從DSP子系統或通用接口獲取數據，對數據協議格式進行處理轉換。

4.根據權利要求1所述的基于中高速傳感器網絡的開發平臺，其特征在于，所述協處理子板包含一片TMS320DM365高清處理器；該高清處理器集成了一顆ARM926EJ-S內核，一個H.264高清編解碼器HDVICP和一個MPEG-4/JPEG高清編解碼器MJCP。

5.根據權利要求1所述的基于中高速傳感器網絡的開發平臺，其特征在于，所述中高速傳輸子板包含一塊基帶處理子板和一塊RF傳輸子板，所述的基帶處理子板的核心組件為一片xilinx-Sparton6系列FPGA，用來實現調制方式的算法驗證。

6.根據權利要求1所述的基于中高速傳感器網絡的開發平臺，其特征在于，所述模擬信號調理子板采用6通道模數轉換芯片ADS8365實現對傳感器輸入的模擬信號進行放大、濾波和模數變換。

7.根據權利要求1所述的基于中高速傳感器網絡的開發平臺，其特征在于，所述低功耗傳輸子板通過一個低速傳感器實現低速傳感器網絡接入中高速傳感器網絡的功能開發和驗證。

8.根據權利要求1所述的基于中高速傳感器網絡的開發平臺，其特征在于，所述2G/3G應用子板采用2G子板和3G子板實現中高速傳感器網絡接入2G/3G網絡的功能開發和驗證。

9.根據權利要求1-8中任一權利要求所述的基于中高速傳感器網絡的開發平臺，其特征在于，所述通用接口包括以太網口、RS232接口、RS485接口、USB接口、光纖接口、CAN接口、PCI-E接口、音視頻接口和多通道模擬信號接口。