[發明專利]一種NLDMOS器件及其制造方法

有效

• 申請號: 201210005120.1
• 申請日: 2012-01-09
• 公開（公告）號: CN103199110A
• 公開（公告）日: 2013-07-10
• 發明（設計）人: 劉冬華;石晶;胡君;董金珠;韓峰;段文婷
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體制造領域，特別是涉及一種NLDMOS器件。本發明還涉及一種NLDMOS器件的制造方法。

背景技術

DMOS與CMOS器件結構類似，也有源、漏、柵等電極，但是漏端擊穿電壓高。DMOS主要有兩種類型，垂直擴散金屬氧化物半導體場效應管VDMOSFET和橫向擴散金屬氧化物半導體場效應管LDMOSFET。在高壓功率集成電路中常采用高壓LDMOS滿足耐高壓、實現功率控制等方面的要求，常用于射頻功率電路。LDMOS與晶體管相比，在關鍵的器件特性方面，如增益、線性度、開關性能、散熱性能以及減少級數等方面優勢很明顯。LDMOS由于更容易與CMOS工藝兼容而被廣泛采用。

在BCD工藝中，DMOS雖然與CMOS集成在同一塊芯片中，但由于高耐壓和低導通電阻的要求，DMOS的本底區和漂移區的條件往往無法與CMOS現有的工藝條件共享。其主要原因是，DMOS在高耐壓的情況下，需要漂移區的摻雜濃度低，從而實現在漏端有高壓偏置時，漂移區全部耗盡來增加漏端到本底之間的耗盡區寬度來分壓，并產生平坦的電場分布，使一次擊穿電壓得以提高。CMOS的要求則是P阱(相對于NMOS)或N阱(相對于PMOS)的濃度要高，這樣可以提高器件與器件之間的隔離耐壓和抑制Latch-up(閂鎖)效應。如圖1所示，一種現有的NLDMOS器件，其耐壓主要受P阱與N阱之間形成的PN結擊穿電壓所限制，其耐壓能力只有20伏特以下。

發明內容

本發明要解決的技術問題是提供一種5伏CMOS工藝中的NLDMOS器件耐壓能達到30伏特以上。為此，本發明還提供了一種NLDMOS器件的制造方法。

為解決上述技術問題，本發明的NLDMOS器件包括：P型襯底上部并列形成有P阱和N阱，P阱和N阱上部分別形成有N+區，N阱中N+區的旁側形成有場氧區，場氧層形成于P阱、N阱和場氧區的上方，場氧層上方形成有多晶硅層，隔離側墻形成于場氧層和多晶硅層的兩側；其中，場氧區下方形成有P型埋層。

所述場氧層厚度為115?！?60埃。

所述多晶硅層厚度為2000埃。

所述隔離側墻厚度為2500?！?500埃。

所述P型埋層具有硼。

本發明NLDMOS器件的制造方法，包括：

(1)在P型襯底上進行局部氧化形成場氧區；

(2)在P型襯底上注入形成P阱和N阱；

(3)在P阱、N阱和場氧區的上方生長場氧層；

(4)在場氧層上方淀積多晶硅層；

(5)淀積二氧化硅，干法刻蝕形成隔離側墻；

(6)在P阱和N阱中注入形成N+區，N阱中的N+區與長氧區相鄰；

其中，在步驟(5)和(6)之間具有步驟(A)注入P型雜質在場氧區底部形成P型埋層；

余下其他工藝步驟與5伏CMOS工藝相同，完成此NLDMOS的制作。

其中，實施步驟(3)時，生長場氧層厚度為115埃～160埃。

其中，實施步驟(4)時，淀積多晶硅厚度為2000埃。

其中，實施步驟(5)時，淀積二氧化硅厚度為2500埃～3500埃。

其中，實施步驟(6)時，注入硼雜質，劑量為1E13/cm²～5E13/cm²，能量為120keV～150keV。

本發明在5伏CMOS工藝中設計了一種NLDMOS器件采用P阱作為本底區(P-Body)，N阱作為N漂移區(N-Drift)，其他所有工藝條件(比如源和漏)與5伏CMOS工藝相同。本發明的NLDMOS器件在不改變任何工藝條件和增加光罩的情況下，通過在進行P型源漏注入時，將N漂移區的部分區域打開，使P型源漏注入時部分注入較深的雜質注入到N漂移區下方形成一個P型埋層，這個P型埋層與N型漂移區形成PN結，這個結的空間耗盡區能夠使漂移區全部耗盡，從而分擔在漏端所施加電壓的大部分電壓，使NLDMOS器件擊穿電壓由20伏特以下增加到30伏特以上。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是一種現有NLDMOS器件。

圖2是本發明的NLDMOS器件。

圖3是本發明制造方法的流程圖。

圖4是本發明制造方法示意圖一，顯示步驟(1)形成的器件。

圖5是本發明制造方法示意圖二，顯示步驟(2)形成的器件。

圖6是本發明制造方法示意圖三，顯示步驟(3)、(4)形成的器件。