[發明專利]存儲器模塊的錯誤檢查與校正系統以及方法

有效

• 申請號: 201210003924.8
• 申請日: 2012-01-06
• 公開（公告）號: CN102567134A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 董一鳴;鐘戟;沈力;王為
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

技術領域

本發明涉及錯誤檢查與校正(error?checking?and?correcting，ECC)技術，特別是涉及適用于存儲器模塊的錯誤檢查與校正系統及方法。

背景技術

錯誤檢查與校正(error?checking?and?correcting，ECC)技術或錯誤校正碼(error?correction?code)檢查是一種可用于存儲器模塊上的數據檢查與除錯的技術，用來檢查傳送到存儲器模塊的數據是否正確并可用于校正數據的錯誤。當數據出現錯誤時，錯誤校正碼檢查能自行更正錯誤，或要求系統重新傳送數據。這樣可確保系統正常運作而不會因數據錯誤而導致死機。所傳輸的數據于傳輸端傳送前經常事先被編碼為錯誤校正碼(可包含數據訊息、冗余信息及同位數據)。當接收端收到錯誤校正碼數據時，即使數據于傳輸過程中遭受損毀而產生隨機錯誤，亦可藉解碼錯誤校正碼而回復正確的數據。同樣的，數據儲存系統亦經常在儲存數據前將所儲存的數據編碼為錯誤校正碼。當數據于儲存過程中遭受損毀而產生隨機錯誤時，亦可藉解碼錯誤校正碼而回復正確的數據。常見的錯誤校正碼如BCH碼(Bose，Ray-Chaudhuri，and?Hocquenghem?code)及RS碼(Reed-Solomon?code)。BCH碼常用于快閃存儲器數據的儲存，而RS碼常用于光盤數據的儲存。

一般而言，為了提升整體效能，系統的控制器可能會采用多個通道結構例如多個快閃存儲器芯片來幫助運算，其中每個通道各自配有一個錯誤校正模塊以對其傳輸數據進行自動錯誤校正。然而，一般的錯誤校正模塊僅具有有限能力的自動錯誤校正能力，例如：數據容錯數量為6位的錯誤校正碼只能對錯誤的位數目為小于或等于6位的錯誤進行校正，若錯誤的位數目大于6位時，錯誤校正模塊不僅無法校正錯誤，甚至可能會使數據發生的錯誤增加。因此，為了提供更好的錯誤校正效能，可對每個通道配上一個具有較高數據容錯數量的錯誤校正模塊來進行錯誤校正。然而，具有較高數據容錯數量的錯誤校正模塊通常較占面積且成本較高，不僅會增加硬件成本及復雜度，也不適合大量使用。

發明內容

本發明的一實施例提供了一種存儲器模塊的錯誤檢查與校正(Error?Checking?and?Correcting，ECC)方法，該存儲器模塊包括至少一存儲器單元，上述方法包括以下流程步驟：接收來自該存儲器單元的一輸入數據；通過一第一校正模塊對該輸入數據執行一第一錯誤校正操作，并產生一解碼結果，其中該解碼結果用以表示是否解碼失敗；以及依據該解碼結果，決定是否啟動一第二校正模塊對該輸入數據執行一第二錯誤校正操作。其中，該第一校正模塊以及該第二校正模塊分別采用一第一方法以及一第二方法且該第一方法是以一第一容錯數量的錯誤校正碼進行錯誤校正，該第二方法是以一第二容錯數量的錯誤校正碼進行錯誤校正，且該第二容錯數量大于該第一容錯數量。

本發明的另一實施例提供了一種存儲器模塊的錯誤檢查與校正系統，其中該存儲器模塊包括多個存儲器單元。存儲器模塊的錯誤檢查與校正系統至少包括多個第一校正模塊、一第二校正模塊、以及一仲裁模塊。所述第一校正模塊對應耦接至所述存儲器單元，其中每一所述第一校正模塊對應所述存儲器單元的其中一個且用以接收該對應存儲器單元的一輸入數據并對該輸入數據執行一第一錯誤校正操作，并產生一解碼結果。第二校正模塊用以于被啟動時執行一第二錯誤校正操作，其中該第一校正模塊是以一第一容錯數量的錯誤校正碼進行錯誤校正，該第二校正模塊是以一第二容錯數量的錯誤校正碼進行錯誤校正且該第二容錯數量大于該第一容錯數量。仲裁模塊耦接于所述第一校正模塊以及該第二校正模塊之間，其中該仲裁模塊依據所述第一校正模塊產生的所述解碼結果決定是否啟動該第二校正模塊。其中該仲裁模塊于所述解碼結果的任一個表示解碼失敗時，啟動該第二校正模塊以對該輸入數據執行該第二錯誤校正操作。

關于本發明其他附加的特征與優點，本領域的技術人員，在不脫離本發明的精神和范圍的前提下，可根據本發明的實施方法中所揭示的數據處理方法做些許的更動與潤飾而得到。

附圖說明

圖1顯示依據本發明實施例的存儲器模塊的錯誤檢查與校正(ECC)系統的示意圖。

圖2是根據本發明一實施例所述的存儲器模塊的錯誤檢查與校正方法。

圖3是顯示依據本發明另一實施例的存儲器模塊的錯誤檢查與校正系統的示意圖。

圖4為依據本發明一實施例的已編碼數據示意圖。

圖5為依據本發明一實施例的錯誤校正碼編碼器的區塊圖。