[發明專利]宏晶體管器件

有效

• 申請號: 201180074850.0
• 申請日: 2011-11-14
• 公開（公告）號: CN103946979A
• 公開（公告）日: 2014-07-23
• 發明（設計）人: S·許沃寧;J·B·里茲克;F·歐馬奧尼
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L27/00
• 分類號: H01L27/00;H01L21/768
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 王英;陳松濤

1.一種半導體集成電路，包括:

多個晶體管，所述多個晶體管中的每一個晶體管都具有源極、漏極和柵極，所述晶體管串聯電連接并且所述晶體管的相應的柵極連結在一起，其中，所述晶體管中的至少一個晶體管將退化提供至其它晶體管中的至少一個晶體管。

2.根據權利要求1所述的電路，其中，以大約45nm或更小的深亞微米工藝節點來實施所述電路。

3.根據權利要求1或2所述的電路，其中，所述電路具有與單個的晶體管相同數量的端子。

4.根據前述權利要求中的任一項所述的電路，其中，所述多個晶體管包括至少四個晶體管。

5.根據前述權利要求中的任一項所述的電路，其中，所述晶體管中的至少一個晶體管的閾值電壓低于所述其它晶體管中的至少一個晶體管的閾值電壓。

6.根據前述權利要求中的任一項所述的電路，其中，利用并聯的晶體管陣列來實施所述晶體管中的至少一個晶體管。

7.根據前述權利要求中的任一項所述的電路，其中，利用并聯的晶體管陣列來實施所述晶體管中的至少兩個晶體管。

8.根據權利要求7所述電路，其中，所述并聯的晶體管陣列是非對稱的。

9.根據前述權利要求中的任一項所述的電路，其中，控制信號控制所述晶體管中的至少一個晶體管，從而允許對所述電路的特性進行調整。

10.根據前述權利要求中的任一項所述的電路，其中，所述電路被包含在可調諧的堆疊配置中，所述可調諧的堆疊配置包括與非可調諧的晶體管器件串聯電連接的可調諧的晶體管器件。

11.根據權利要求10所述的電路，其中，所述可調諧的晶體管器件將退化提供至所述非可調諧的晶體管器件。

12.根據權利要求10或11所述的電路，其中，所述可調諧的晶體管器件包括晶體管的并聯陣列，并且配置為響應于所述陣列中的至少一個晶體管被選擇信號導通而選擇性地使信號通過。

13.根據前述權利要求中的任一項所述的電路，其中，所述電路包括塊體襯底或絕緣體上硅襯底。

14.根據前述權利要求中的任一項所述的電路，其中，利用平面型晶體管架構來實施所述電路。

15.根據前述權利要求中的任一項所述的電路，其中，利用FinFET架構來實施所述電路。

16.一種變容管，包括前述權利要求中的任一項所述的電路。

17.一種電壓控制振蕩器，包括前述權利要求中的任一項所述的電路。

18.一種鎖相環，包括前述權利要求中的任一項所述的電路。

19.一種動態調諧的器件，包括前述權利要求中的任一項所述的電路。

20.根據權利要求19所述的器件，其中，所述電路能夠使用在所述動態調諧的器件中所包含的測量電路而自動地調整。

21.根據前述權利要求中的任一項所述的電路，其中，利用宏晶體管來實施所述晶體管中的至少一個晶體管，所述宏晶體管包括串聯連接和/或并聯連接并且具有與單獨的晶體管相同數量的端子的多個晶體管。

22.一種半導體集成電路，包括：

非可調諧的晶體管器件；

可調諧的晶體管陣列器件，所述可調諧的晶體管陣列器件與所述非可調諧的晶體管器件串聯電連接，并且被配置為響應于所述陣列器件中的至少一個元件被選擇信號導通而選擇性地使信號通過，其中，所述可調諧的晶體管陣列器件將退化提供至所述非可調諧的器件。

23.根據權利要求22所述的電路，其中，所述非可調諧的晶體管陣列器件和/或可調諧的晶體管陣列器件中的至少一個器件包括多個單獨的晶體管，所述單獨的晶體管中的每一個晶體管都具有源極、漏極和柵極，所述單獨的晶體管串聯電連接，并且其中所述單獨的晶體管的相應的柵極連結在一起，其中，所述單獨的晶體管中的至少一個單獨的晶體管將退化提供至其它的單獨的晶體管中的至少一個單獨的晶體管。