[實用新型]一種用于橋式驅動電路中的高壓隔離環結構

有效

• 申請號: 201120495138.5
• 申請日: 2011-12-02
• 公開（公告）號: CN202339919U
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 孫騰達
• 申請（專利權）人: 日銀IMP微電子有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 程曉明;周玨

技術領域

?本實用新型涉及一種集成電路中的高壓隔離技術，尤其是涉及一種用于橋式驅動電路中的高壓隔離環結構。

背景技術

在半橋或者全橋驅動電路中，由于一顆柵極驅動芯片通常需要同時驅動高壓側的功率器件和低壓側的功率器件，這樣一顆柵極驅動芯片內部就會存在很大的電壓差，在某些應用中電壓差甚至達到600V，因此需要對集成于一顆柵極驅動芯片的高壓和低壓電平進行隔離，目前一般采用高壓隔離環的方法進行隔離。圖1給出了一種現有的高壓隔離環截面版圖結構，其高壓隔離環截面版圖結構最外圍的是P型隔離21、與P型隔離21存在交疊的是深硼22、與P型隔離21有一定間距并且和深硼22存在交疊的是RESURF（降低表面電場）23、位于RESURF?23內部并且與深硼22存在交疊的是P阱24及最里面的與RESURF?23有一定間距的是N+有源區25，N+有源區25屬于高壓部分。圖1所示的高壓隔離環截面版圖結構圍繞一圈就形成了圖2所示的高壓隔離環版圖結構，高壓隔離環的內部構成一個隔離環內邏輯版圖區域26，該隔離環內邏輯版圖區域26用于繪制高壓側邏輯控制電路版圖，所述的高壓側邏輯控制電路為用于處理高壓側的控制信號，最后輸出信號驅動外圍應用電路的功率器件。在實際應用過程中，處于高壓隔離環內部的高壓側邏輯控制電路的電源由于工作時功率損耗的原因，需要持續補充電荷給高壓隔離環內部的高壓側邏輯控制電路的電源，供電的方法可以采用芯片外接的自舉二極管方式實現，也可以采用芯片內部集成高壓二極管實現，該高壓二極管與外接的自舉二極管所起的作用一樣。然而，如果采用芯片外接的自舉二極管方式實現，則會增加芯片外接應用電路的復雜程度，還會增加應用成本；如果采用芯片內部集成高壓二極管的方式實現，則工藝制造比較復雜，不利于生產，不利于提高生產良率，還會增加制造成本。

發明內容

本實用新型所要解決的技術問題是提供一種用于橋式驅動電路中的高壓隔離環結構，其有效地減低了外圍應用電路的復雜程度，減少了應用成本，同時有效地避免了使用復雜的工藝。

本實用新型解決上述技術問題所采用的技術方案為：一種用于橋式驅動電路中的高壓隔離環結構，包括P型襯底和在所述的P型襯底上生長一層N型外延材料構成的N型外延層，其特征在于所述的N型外延層上加工制作有P型隔離、深硼、P阱、第一RESURF和LDMOS管，所述的深硼中形成有第一P+有源區，所述的P型隔離與所述的第一P+有源區和所述的深硼之間均存在交疊區域，所述的P阱與所述的第一RESURF之間存在交疊區域，所述的P阱中形成有第二P+有源區，所述的第二P+有源區與所述的第一RESURF之間存在交疊區域，所述的LDMOS管的柵極為加工制作于所述的N型外延層的上表面上的柵多晶，所述的柵多晶覆蓋到所述的P阱的外邊界以內的部分區域和以外的部分區域，所述的LDMOS管的源極形成在下述結構上：所述的P阱的外邊界與所述的第一RESURF的外邊界之間的區域中形成有第一N+有源區，所述的第一N+有源區的外邊界與所述的柵多晶的內邊界相重合，所述的第一N+有源區的內邊界與所述的第二P+有源區的外邊界之間存在間隙，所述的第一N+有源區通過接觸孔引出金屬觸點作為所述的LDMOS管的源極，所述的LDMOS管的襯底形成在下述結構上：所述的P阱通過所述的第二P+有源區連接到接觸孔引出的金屬觸點作為LDMOS管的襯底，所述的LDMOS管的漏極形成在下述結構上：所述的N型外延層中加工制作有第二N+有源區，所述的第二N+有源區的外邊界與所述的第一RESURF的內邊界之間存在間隙，所述的第二N+有源區通過接觸孔引出金屬觸點作為所述的LDMOS管的漏極，所述的第二N+有源區的內邊界所圍成的區域為隔離環內邏輯版圖區域，用于繪制高壓側邏輯控制電路版圖。

所述的P阱被所述的柵多晶覆蓋的區域的上表面在所述的柵多晶加電壓時形成所述的LDMOS管的溝道。

所述的P型隔離、所述的深硼和所述的第一P+有源區之間電連接，并通過接觸孔引出金屬觸點連接到高壓隔離環外的低壓側邏輯控制電路的地信號上。

所述的LDMOS管的柵極連接到高壓隔離環外的低壓側邏輯控制電路上，由高壓隔離環外的低壓側邏輯控制電路控制所述的LDMOS管的柵極的電位，決定所述的LDMOS管的開關狀態；所述的LDMOS管的源極連接到高壓隔離環外的低壓側邏輯控制電路的電源信號上；所述的LDMOS管的襯底連接到高壓隔離環外的低壓側邏輯控制電路上，由高壓隔離環外的低壓側邏輯控制電路控制所述的LDMOS管的襯底的電位；所述的LDMOS管的漏極連接到高壓隔離環環繞的高壓側邏輯控制電路的電源信號上。