[實用新型]一種采用虛擬地結(jié)構(gòu)實現(xiàn)的近閾值電源電壓SRAM單元

有效

• 申請?zhí)枺?/td>: 201120489496.5
• 申請日: 2011-11-30
• 公開（公告）號: CN202363120U
• 公開（公告）日: 2012-08-01
• 發(fā)明（設(shè)計）人: 李瑋;陸俊嘉;狄永清;尚壯壯;倪偉
• 申請（專利權(quán)）人: 無錫芯響電子科技有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 樓高潮

技術(shù)領(lǐng)域

本實用新型總地涉及靜態(tài)隨機(jī)存取存儲器（SRAM），更具體地涉及一種采用虛擬地結(jié)構(gòu)實現(xiàn)的近閾值電源電壓SRAM單元。

背景技術(shù)

由于數(shù)字集成電路的功能越來越復(fù)雜，規(guī)模越來越大，片上集成的存儲器已經(jīng)成為數(shù)字電路系統(tǒng)中非常重要的一部分。近年來，靜態(tài)隨機(jī)存取存儲器(SRAM)憑借著其供電即可保存數(shù)據(jù)，無需不斷進(jìn)行刷新的特點，成為片上存儲器中不可或缺的重要組成部分，被廣泛應(yīng)用于系統(tǒng)級芯片(SOC)中。據(jù)國際半導(dǎo)體技術(shù)藍(lán)圖(ITRS)的預(yù)測，到2013年內(nèi)存將占到SOC面積的90％，這將導(dǎo)致芯片的功耗越來越取決于SRAM的功耗，而降低功耗最為明顯和有效的方式是盡可能降低電源電壓。但是，隨著CMOS技術(shù)的進(jìn)一步發(fā)展，降低電源電壓勢必會降低SRAM單元的性能。另外，在深亞微米情況下，工藝環(huán)境以及隨之帶來的參數(shù)變化也會大大影響SRAM單元的性能。?????一種公知的SRAM主流單元為六晶體管單元（6T），其包括六個金屬氧化物半導(dǎo)體（CMOS）晶體管。如圖1中所示，簡單地講，6T?SRAM單元100包括兩相同且交叉耦合的反相器102和104，反相器102和反相器104構(gòu)成鎖存電路，如一個反相器的輸出與另一個反相器的輸入相連。該鎖存電路連接在電源和地之間。每個反相器102或反相器104都包含NMOS下拉晶體管115或125，和PMOS上拉晶體管110或120。該反相器的輸出作為兩個存儲節(jié)點C和D，當(dāng)下拉一個存儲節(jié)點至低電壓時，則另一個節(jié)點被上拉至高電壓。互補(bǔ)位線對150和155分別通過一對傳輸門晶體管130和135耦合至存儲節(jié)點對C和D上。通常字線140與該傳輸門晶體管130和135的柵極相連。當(dāng)字線電壓切換到系統(tǒng)高電壓或Vcc時，傳輸門晶體管130和135被開啟以允許分別通過位線對150和155對存儲節(jié)點C和D進(jìn)行存取。當(dāng)字線電壓切換到系統(tǒng)低電壓或Vss時，傳輸門130和135被關(guān)閉，存儲節(jié)點C和D與位線基本隔離，節(jié)點上的狀態(tài)能夠維持。

然而，當(dāng)系統(tǒng)電壓或Vcc降至近閾值區(qū)域時，一方面，晶體管的開關(guān)電流比會急劇下降，導(dǎo)致很難區(qū)分被訪問單元的讀電流和未被訪問單元的漏電流；另一方面，在近閾值電源電壓下，PMOS和NMOS結(jié)構(gòu)間的閾值電壓的輕微偏移會導(dǎo)致6T單元讀穩(wěn)定性和寫穩(wěn)定性的下降；同時，在近閾值電源電壓下，工藝過程中參數(shù)的輕微變化都會引起晶體管的驅(qū)動電流發(fā)生很大波動。而這些，都將導(dǎo)致在近閾值電源電壓下，6T?SRAM單元不能實現(xiàn)正常的讀寫邏輯功能，致使6T?SRAM單元不能正常工作。

發(fā)明內(nèi)容

本實用新型的目的在于，為了解決上述問題，提供一種新型的SRAM單元，使SRAM單元在近閾值電源電壓下能實現(xiàn)正常的讀寫邏輯功能，實現(xiàn)低功耗SRAM。

本實用新型為實現(xiàn)上述目的，采用如下技術(shù)方案：

一種采用虛擬地結(jié)構(gòu)實現(xiàn)的近閾值電源電壓SRAM單元，包括：一對交叉耦合的反相器，其中，一個反相器連接在電源Vcc和虛擬地VirVss之間，另一個反相器連接在電源Vcc和地Vss之間；一對互補(bǔ)MOS傳輸門，所述互補(bǔ)MOS傳輸門由PMOS晶體管和NMOS晶體管構(gòu)成，其中PMOS晶體管的柵極與控制線相連，源極/漏極與上述連接在電源Vcc和虛擬地VirVss之間的反相器的輸出端相連，漏極/源極與比特線相連，NMOS晶體管的柵極與控制線相連，源極/漏極與上述連接在電源Vcc和虛擬地VirVss之間的反相器的輸出端相連，漏極/源極與比特線相連。

其進(jìn)一步特征在于：所述虛擬地結(jié)構(gòu)由一個NMOS晶體管和一個PMOS晶體管構(gòu)成，其中NMOS晶體管的柵極與讀控制線相連，漏極和虛擬地VirVss相連，源極和地Vss相連，PMOS晶體管的柵極和地Vss相連，漏極和地Vss相連，源極和虛擬地VirVss相連。

另外，上述單元中的NMOS晶體管的襯底均與地Vss相連；PMOS晶體管的襯底均與電源Vcc相連。

本實用新型能夠?qū)崿F(xiàn)SRAM在近閾值電源電壓（300mv-500mv）下正常工作，實現(xiàn)低功耗SRAM。

附圖說明

圖1為傳統(tǒng)的6T?SRAM單元的電路圖；

圖2為本實用新型的SRAM單元的電路圖；

圖3為本實用新型的另一個結(jié)合虛擬地結(jié)構(gòu)的SRAM陣列圖；

圖4為本實用新型在近閾值電源電壓下進(jìn)行寫操作的有效波形；

圖5為本實用新型在近閾值電源電壓下進(jìn)行讀操作的有效波形。

具體實施方式

如圖2所示一種采用虛擬地結(jié)構(gòu)實現(xiàn)的近閾值電源電壓SRAM單元，包括：一對交叉耦合的反相器和一對互補(bǔ)MOS傳輸門。