[實用新型]電流源建立時間檢測電路

有效

• 申請號: 201120473906.7
• 申請日: 2011-11-24
• 公開（公告）號: CN202471841U
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 劉揚;牟陟;應峰;何德軍;周之栩
• 申請（專利權）人: 蘇州思瑞浦微電子科技有限公司
• 主分類號: G01R29/02
• 分類號: G01R29/02;G01R31/00
• 代理公司: 南京蘇科專利代理有限責任公司 32102
• 代理人: 陳忠輝

技術領域

本實用新型涉及一種電流源應用電路，尤其涉及一種用于電源上電至電流源穩定的建立時間檢測電路。

背景技術

電流源是普遍應用于各類功能電路中的一種具穩定輸出的供源形式，在電源上電階段電流源需要一段建立時間才能達到穩定。對于嚴苛應用的芯片而言，這段建立時間的電流不穩定可能導致芯片處于錯誤工作狀態，影響芯片功能。因此，需要檢測電路判斷電流源的建立時間，避免芯片在這段時間因非正常工作而影響功能的風險。

發明內容

鑒于上述現有技術存在的缺陷，本實用新型的目的是提出一種電流源建立時間檢測電路，使芯片實現對其電流源建立過程的監視，保護芯片免處于錯誤工作狀態。

本實用新型目的的技術解決方案為：

電流源建立時間檢測電路，其特征在于：所述檢測電路主體為由PMOS的電流源P1、P2和NMOS的電流鏡N1、N2組成的電流比較器，其中電流源和電流鏡對應的共漏端相連，電流鏡N1、N2共源接地，電流源P1、P2共柵極接偏置電壓，且電流源P2的漏極為感應電位端。

進一步地，所述檢測電路在電流源P2并聯一路用于提供調節電流I_Pad、調節感應電位端跳轉的電流源P_ad，作為調節電流支路。

更進一步地，所述調節電流支路設有動態調節I_Pad的PMOS管P_lim，所述PMOS管P_lim與調節電流支路中的P_ad相串聯。

更進一步地，所所述調節電流支路設有動態調節I_Pad的PMOS管P_lim，所述PMOS管P_lim與調節電流支路中的P_ad構成源極負反饋結構。

本實用新型技術方案的應用，通過檢測感應電位端的低、高電平跳轉，可以測量得到電流源在電源上電階段的建立時間，為芯片正常運作的提供了參考依據及行之有效的保障。

附圖說明

圖1是本實用新型電流源的連接示意圖；

圖2a和圖2b是該電流源上電階段的電學特性示意圖；

圖3是本實用新型電流源建立時間的檢測電路基本結構示意圖；

圖4是本實用新型電流源建立時間檢測電路一優選實施例的結構示意圖；

圖5是本實用新型進一步優化旁路調節電流支路的實施方式一示意圖；

圖6是本實用新型進一步優化旁路調節電流支路的實施方式二示意圖。

具體實施方式

為了更好地保護芯片免于工作在其電流源建立過程中的非穩態輸出狀態，使其電流源建立時間能夠準確地被檢測得到。本實用新型創新提出了一種電流源建立時間的檢測電路。如圖1至圖3所示，可見清楚地了解該檢測電路的主要技術特征，其主體為由PMOS的電流源P1、P2和NMOS的電流鏡N1、N2組成的電流比較器，其中電流源和電流鏡對應的共漏端相連，電流鏡N1、N2共源接地，電流源P1、P2共柵極接偏置電壓，且電流源P2的漏極為感應電位端（圖示的SENSE）。

如圖1和圖2所示，電源剛上電階段，電流源PMOS管P1和P2處于亞閾值區，這時P1和P2大小相差不大，即I_P1≈I_P2，直到電源電壓高于PMOS閾值電壓，P1和P2進入飽和區，電流才以V_bias兩次方倍的關系變大，最終穩定至I_P1=2×I_P2。

如圖3所示，在上電階段，通過一對NMOS電流鏡N1和N2進行電流變換，N2電流本應該為I_N2=2×I_N1=2×I_P1，但如果負載為P2，I_N2會被I_P2限制，進入線性區，此時感應電位端的電壓為低電平。當電流基本建立，I_P1≈2×I_P2，與I_N2相近，此時感應電位端的電壓將會跳轉為高電平，判定電流源建立完成。