[實用新型]延時鎖定環電路有效
| 申請號: | 201120348798.0 | 申請日: | 2011-09-16 |
| 公開(公告)號: | CN202231694U | 公開(公告)日: | 2012-05-23 |
| 發明(設計)人: | 黃凱;蔡志匡;時龍興;眭莉莉 | 申請(專利權)人: | 無錫東集電子有限責任公司 |
| 主分類號: | H03L7/085 | 分類號: | H03L7/085;H03L7/08 |
| 代理公司: | 北京中恒高博知識產權代理有限公司 11249 | 代理人: | 劉洪京 |
| 地址: | 214000 江蘇省無錫市無錫國家高新技術產業*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 延時 鎖定 電路 | ||
技術領域
本實用新型涉及時鐘信號處理領域,具體地,涉及一種延時鎖定環電路。
背景技術
延時鎖定環(DLL)廣泛應用于時鐘網絡中的時鐘偏差補償緩存器、時鐘生成器、時鐘信號恢復電路和DRAM接口電路等等。鎖定時間和電路復雜度,是評比一個全數字延時鎖定環(ADDLL)性能的兩個重要指標。而采用逐次逼近寄存器(SAR)方案在DLL的實現中可以對這兩個指標進行很好的處理。
現有的,逐次逼近寄存器式延時鎖定環的電路框圖如圖1,由輸入時鐘緩沖器(Input?Buffer,?IB)、輸出時鐘驅動器(Output?Driver,?OD)、反饋時鐘緩沖器(Feedback?Buffer,?FB)、相位比較器、數控延時線、逐次逼近寄存器、分頻器和初始電路等組成。二元搜尋算法是該延時鎖定環的核心,從逐次逼近寄存器的最高位向最低位先逐位假設為“1”再根據相位比較器比較的結果確定該位應該是“1”還是“0”,最終得到一個最優序列,用該序列控制數控延時線,在輸入時鐘和輸出時鐘之間插入一個最優的延時時間。在理論上,n位的逐次逼近寄存器最多需要n+1個時鐘周期(特指控制電路的時鐘周期)就能完成鎖定,因此比移位寄存器式和計數器式延時鎖定環的鎖定速度快很多。但在實際應用中,兩個鑒相操作的時間間隔必須大于DLL的最大延時,否則殘留在DLL中的數據會對下一次的鑒相操作產生影響。因此,現有的SAR控制電路的時鐘是輸入時鐘分頻得到的,分頻比定義為DR。對于一個n位逐次逼近寄存器電路而言,DLL的整體鎖定時間是DR?×?(n+1),單位是輸入時鐘的周期數。而參數DR需要滿足如下不等式:
????????????????????????????????????????????????????????????????????????(1)?
式中,是時鐘周期,是鎖定環的最大延時,也表示鎖定環的工作最低頻率,[]表示對進行高斯運算符。而鎖定環的最高工作頻率由環中最小延時單元的延時值決定。顯然,鎖定環的工作頻率范圍越大,DR越大。
而現有技術中的DR值相對來說比較大,鎖定時間比較長。
實用新型內容
本實用新型的目的在于,針對上述問題,提出一種延時鎖定環電路,以實現保持DR的值為1以達到縮短鎖定時間的優點。
為實現上述目的,本實用新型采用的技術方案是:
一種延時鎖定環電路,包括延時鏈Ⅰ、解碼器Ⅰ、解碼器Ⅱ、延時鏈Ⅱ、控制器、鑒相器、邊沿合成器和復位信號生成器,所述鑒相器的輸入端和延時鎖定環電路的輸入端和輸出端電連接在一起,所述鑒相器的輸出端和控制器電連接在一起,所述控制器和解碼器Ⅰ、解碼器Ⅱ電連接在一起,所述解碼器Ⅰ和延時鏈Ⅰ電連接在一起,所述解碼器Ⅱ和延時鏈Ⅱ電連接在一起,所述延時鏈Ⅰ、延時鏈Ⅱ和控制器電連接在邊沿合成器上。
根據本實用新型的優選實施例,所述延時鏈包括前置延時單元、延時單元和控制邏輯單元;所述前置延時單元和控制邏輯單元均電連接在延時單元上。
根據本實用新型的優選實施例,延時鎖定環電路的輸入信號為in-CLOCK,延時鎖定環電路的輸出信號為out-CLOCK;
所述鑒相器對in-CLOCK和out-CLOCK作相位比較,并生成反饋信號;
所述控制器根據上述鑒相器生成的反饋信號通過解碼器Ⅰ和解碼器Ⅱ分別對延時鏈Ⅰ和延時鏈Ⅱ進行編碼,同時控制器生成輸出信號READY;
所述邊沿組合器在上述控制器生成的輸出信號READY的觸發下,輸出占空比為50%的時鐘信號out-CLOCK;
所述復位信號生成器生成的復位信號控制延時鏈Ⅱ復位。
根據本實用新型的優選實施例,所述延時鏈包括前置延時單元、延時單元和控制邏輯單元;
所述前置延時單元:以一個平衡樹的形式,把輸入信號in-CLOCK傳輸到各個基本延時結構的輸入端,并保證信號到達各延時結構輸入端的時間一致;
所述延時單元:接收上述前置延時單元傳輸的in-CLOCK信號,并通過調整單元中有效延時結構的數量,調節總延時;
所述控制邏輯單元:將上述復位信號生成器生成的復位信號和從控制器輸出的控制碼進行邏輯操作,產生帶復位信號的控制碼,并將該碼傳輸給給延時結構,控制延時結構延時并適時對延時結構進行復位操作。
另外提供了一種快速鎖定算法,包括以下步驟:
設置初始值:將延時鏈II的延時設置為最小值,延時鏈I的延時設置為最大值;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于無錫東集電子有限責任公司,未經無錫東集電子有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201120348798.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:直放站
- 下一篇:數字化功率控制器中的移相觸發電路





