[實用新型]一種數據的重排裝置

有效

• 申請號: 201120156918.7
• 申請日: 2011-05-17
• 公開（公告）號: CN202133997U
• 公開（公告）日: 2012-02-01
• 發明（設計）人: 孫瑞琛
• 申請（專利權）人: 江蘇中科芯核電子科技有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/315;G06F9/38
• 代理公司: 北京銳思知識產權代理事務所(普通合伙) 11341
• 代理人: 李濤

技術領域

本發明涉及微處理器和計算機系統領域，具體地說，涉及面向處理器的并行處理，尤其是并行數據的重排裝置。

背景技術

隨著處理器技術的進步，處理器的速度不斷提高，性能不斷增強，同時用戶對計算機或者處理器的要求越來越高。但是僅僅依靠電子元件的加速來滿足需求是遠遠不夠的，因此提高計算機的并行處理能力及增加有效的處理指令變的尤其重要。

在現有的技術方案中，中國專利CN?200480018443.8介紹了一種重排數據的裝置，具體的說明如下：

第一和第二操作數是SIMD寄存器，但，第二操作數的寄存器也可用存儲器位置替換。第一操作數包括用于重排的源數據，對于第一操作數的寄存器也是目的寄存器。除了改變它們的位置，根據本發明的實施例還包括將選定的字節設定到零的能力。

第二操作數包括一組重排控制掩碼字節以指定重排模式。用于選擇源數據元素的比特數是源操作數中數據元素數量的log2.例如，一個64比特寄存器，分為8個字節數，因此需要三個比特指示源操作數中數據元素的數量。以下代碼中的[2:0]指數表示3個比特。如果置位了重排控制字節的最高有效比特7，則將常數零寫入結果字節。否則如果第二操作數的字節I的最低有效三位包含整數J，則重排指令使得第一源寄存器的第J個字節被復制到目的寄存器的第I字節位置。以下是用于64BIT操作數的緊縮字節重排操作的一個實施例的示例性偽碼：

上述專利CN?200480018443.8，在技術上的局限性是：

其一，在通信數據處理中，特別是FFT運算中，有時僅僅需要對2個源寄存器中的部分數據進行互換，下一周期即對源數據寄存器進行操作。英特爾的重排裝置如果要達到這種目的，需要增加很多冗余指令。

其二，英特爾技術專利支持對一個數據源進行重排，而在通信數據處理中，需要對兩個源或者三個源進行重排。

其三，英特爾技術專利不支持對原有數據的保持，英特爾第一源操作數是源寄存器也是目的寄存器，它僅僅是對一個矢量源操作數進行重排，這樣雖然節省了1個寄存器，但是對于即要保留原有數據又要求對原有數據進行重排的處理增加工作難度及工作任務。

本發明有效地解決了上述問題，通過本發明的重排指令，實現諸如FFT運算所需要的指令數量會急劇的減少，提高了處理速度；同時，本發明可以對兩個源或者三個源甚至多源進行重排；能夠實現即保留原有數據，又對原有數據進行重排的處理。另外，本發明除了支持重排數據的歸零，還增添了對重排數據置位和置負一的功能。

發明內容

為了解決上述問題，本發明提出一種數據的重排裝置。

本發明的數據重排裝置是作為處理器的一個組成部件，其執行的過程按照VLIW(超長指令字)處理器的操作過程進行，在具體實現重排的過程，體現出本發明的內容。

本發明的數據重排裝置包括：

指令存儲單元，用來存儲將要執行的指令代碼；

數據存儲單元，用來存儲指令代碼執行所需的數據指令讀取；

指令讀取和分發單元，該單元將指令代碼從指令存儲單元中讀取并發送給所有執行單元；

矢量數據處理單元，該單元用來執行指令代碼當中的矢量處理指令；

矢量寄存器組，包含矢量寄存器VR0，VR1，…，VRn，用來存放來自數據存儲單元的數據，其運算單元則從適量寄存器組中讀寫數據；

矢量重排順序寄存器組，包含矢量重排順序寄存器VR_CFG0，VR_CFG1，VR_CFG2，…，VR_CFGn，用來配置參與矢量重排運算的單元，來選擇部分或是全部矢量元算單元參與運算。

所述數據的重排是按照VLIW處理器的操作過程在矢量數據處理單元中完成。

所述指令讀取和分發單元從所述指令存儲單元中讀取重排指令，然后分發給所述矢量數據處理單元，所述矢量數據處理單元根據所述重排指令執行重排操作；所述矢量數據處理單元根據所述重排指令將待重排數據隊列從所述數據存儲單元讀入到所述矢量寄存器組源的寄存器中，所述源寄存器的指定是由所述重排指令決定的；所述矢量數據處理單元根據指令要求以及所述矢量重排順序寄存器的內容，完成對所述矢量寄存器組內保存的數據元素的重排操作，結果存放在所述矢量寄存器組目標寄存器中，所述目標寄存器的指定是由重排指令決定的；將存放在所述目標寄存器內重排后的結果，存放到所述數據存儲單元中。