[發明專利]半導體裝置、制造半導體裝置的方法和電子裝置

有效

• 申請號: 201110460504.8
• 申請日: 2011-12-31
• 公開（公告）號: CN102623440A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 赤松俊也
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L25/065;H01L23/48;H01L23/498;H01L21/60;H01L21/50
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 杜誠;李春暉

技術領域

這里討論的實施例涉及半導體裝置、制造半導體裝置的方法和使用半導體裝置的電子裝置。

背景技術

倒裝芯片鍵合(flip-chip?bonding)是一種將半導體元件(半導體芯片)連接到電路板的方法。在倒裝芯片鍵合中，例如，諸如焊料凸起的突出電極(連接端子)形成在半導體元件和電路板中的任一或兩者上，以使用突出電極將半導體元件和電路板連接到一起。近來，這樣的倒裝芯片鍵合已應用于具有疊片(chip-on-chip)結構的半導體裝置，在疊片結構中，芯片被堆疊并連接到另一個芯片上。

對于具有疊片結構的半導體裝置，具有連接端子的芯片可以以倒裝芯片的方式鍵合到具有饋通過孔(feedthrough?via)的另一個芯片，使得連接端子連接到饋通過孔(參見例如日本公開專利公布第2007-180529號)。

在用于將半導體元件的突出電極連接到電路板的突出電極或諸如半導體元件的電子元件的突出電極的倒裝芯片鍵合中，會發生突出電極的位移，這進而導致諸如未連接狀態和短路的連接故障。例如，這樣的連接故障會由于半導體元件與連接至該半導體元件的電子元件之間的橫向位移(也就是，半導體元件和電子元件中的一個元件的突出電極向另一個元件的突出電極的邊側的位移、以及在平行于元件的表面的方向上的半導體元件與電子元件之間的旋轉位移)而發生。

發明內容

根據本發明的一個方面，半導體裝置包括具有第一突出電極的第一半導體元件、具有第二突出電極的電子元件、以及布置在第一半導體元件與電子元件之間的基底?；拙哂械谝煌祝⑶业谝煌怀鲭姌O和第二突出電極在第一通孔內連接到一起。

通過權利要求中具體指出的元件和組合，將會理解和實現本發明的目的和優點。

應理解，前述總體描述和以下詳細描述均是示例性的和說明性的，并且不限制本發明，如所描述的那樣。

附圖說明

圖1圖示了半導體裝置的示例性結構；

圖2A至2C圖示了根據第一實施例的第一示例性半導體裝置；

圖3圖示了突出電極及其附近的示例性結構；

圖4A和4B圖示了未使用中間半導體元件的第一情形；

圖5圖示了未使用中間半導體元件的第二情形；

圖6A和6B圖示了未使用中間半導體元件的第三情形；

圖7圖示了根據第一實施例的第二示例性半導體裝置；

圖8圖示了根據第一實施例的第三示例性半導體裝置；

圖9圖示了第一電子裝置的示例性結構；

圖10圖示了第二電子裝置的示例性結構；

圖11A和11B圖示了根據第二實施例的示例性半導體裝置；

圖12圖示了根據第三實施例的第一示例性半導體裝置；

圖13圖示了根據第三實施例的第二示例性半導體裝置；

圖14圖示了根據第三實施例的半導體裝置的示例性結構；

圖15A至15D圖示了形成根據第三實施例的半導體裝置的示例性方法；

圖16A至16C圖示了圖15A至15D所示的形成根據第三實施例的半導體裝置的示例性方法的后續步驟；

圖17A和17B圖示了根據第四實施例的示例性半導體裝置；

圖18圖示了根據第四實施例的半導體裝置的示例性結構；

圖19A至19C圖示了具有通孔的示例性半導體元件的第一形成過程；

圖20A至20C圖示了具有通孔的示例性半導體元件的第二形成過程；

圖21A至21C圖示了具有通孔的示例性半導體元件的第三形成過程；

圖22A至22C圖示了具有通孔的另一個示例性半導體元件的第一形成過程；

圖23A至23C圖示了具有通孔的另一個示例性半導體元件的第二形成過程；

圖24A至24C圖示了具有通孔的另一個示例性半導體元件的第三形成過程；

圖25A至25C圖示了具有通孔的另一個示例性半導體元件的第四形成過程；

圖26A至26C圖示了具有通孔的另一個示例性半導體元件的第五形成過程；

圖27A至27C圖示了具有通孔的另一個示例性半導體元件的第六形成過程；

圖28A至28C圖示了具有通孔和凹入部分的示例性半導體元件的第一形成過程；

圖29A至29C圖示了具有通孔和凹入部分的示例性半導體元件的第二形成過程；

圖30A至30C圖示了具有通孔和凹入部分的示例性半導體元件的第三形成過程；