[發(fā)明專利]鰭式場效應(yīng)晶體管及其形成方法

有效

• 申請?zhí)枺?/td>: 201110459732.3
• 申請日: 2011-12-31
• 公開（公告）號: CN103187300A
• 公開（公告）日: 2013-07-03
• 發(fā)明（設(shè)計）人: 張海洋;王新鵬
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種鰭式場效應(yīng)晶體管及其形成方法。

背景技術(shù)

眾所周知，晶體管是集成電路中的關(guān)鍵元件。為了提高晶體管的工作速度，需要提高晶體管的驅(qū)動電流。又由于晶體管的驅(qū)動電流正比于晶體管的柵極寬度，因此要提高驅(qū)動電流，需要增加?xùn)艠O寬度。但是，增加?xùn)艠O寬度與半導(dǎo)體本身尺寸按比例縮小相沖突，于是發(fā)展出了鰭式場效應(yīng)晶體管(FinFET)。

鰭式場效應(yīng)晶體管(FinFET)中的源/漏區(qū)相對傳統(tǒng)場效應(yīng)晶體管抬高了，這樣會帶來源漏區(qū)和柵結(jié)構(gòu)之間的寄生電容增大的問題，從而影響晶體管本身的工作性能。

根據(jù)源/漏區(qū)和柵結(jié)構(gòu)之間的寄生電容的大小與這兩者之間的距離大小成反比的規(guī)律，現(xiàn)有技術(shù)一般通過調(diào)整源/漏區(qū)的位置來增加源/漏區(qū)和柵結(jié)構(gòu)之間的距離，從而減少源/漏區(qū)和柵結(jié)構(gòu)之間的寄生電容。但是這種方法需要對源/漏區(qū)進(jìn)行的摻雜劑量和角度有所控制。如公布號為CN102110711A的中國專利申請公開了一種通過調(diào)整源/漏區(qū)位置來減少寄生電容的方法。

另外，也可以通過增加?xùn)艠O結(jié)構(gòu)兩側(cè)的側(cè)墻寬度來增加源/漏區(qū)和柵結(jié)構(gòu)之間的距離，從而減少源/漏區(qū)和柵結(jié)構(gòu)之間的寄生電容。但是，增加源區(qū)一側(cè)的側(cè)墻寬度會減小晶體管的工作電流以及影響晶體管的閾值電壓。

因此，需要一種新的鰭式場效應(yīng)晶體管(FinFET)及其形成方法，一方面要減小所述寄生電容，另一方面要不會影響鰭式場效應(yīng)晶體管(FinFET)的工作性能。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種鰭式場效應(yīng)晶體管(FinFET)及其形成方法，能減小寄生電容，且不影響鰭式場效應(yīng)晶體管(FinFET)的工作性能。

為解決上述問題，本發(fā)明的實(shí)施例提供了一種鰭式場效應(yīng)晶體管(FinFET)形成方法，包括：

提供襯底，所述襯底上形成有鰭結(jié)構(gòu)和柵結(jié)構(gòu)，所述柵結(jié)構(gòu)橫跨所述鰭結(jié)構(gòu)，所述鰭結(jié)構(gòu)包括用于形成源區(qū)的第一區(qū)域和用于形成漏區(qū)的第二區(qū)域；以及

在所述柵結(jié)構(gòu)的兩側(cè)形成第一側(cè)墻，位于所述第二區(qū)域一側(cè)的第一側(cè)墻厚度比位于所述第一區(qū)域一側(cè)的第一側(cè)墻厚度大。

可選地，位于所述第二區(qū)域的第一側(cè)墻與位于所述第一區(qū)域的第一側(cè)墻的厚度比為1∶1～5∶1。

可選地，所述第一側(cè)墻的形成方法包括：

在所述柵結(jié)構(gòu)上形成硬質(zhì)掩膜層；

在所述柵結(jié)構(gòu)兩側(cè)的襯底上和鰭結(jié)構(gòu)上形成側(cè)墻薄膜，所述側(cè)墻薄膜上表面的高度不低于柵結(jié)構(gòu)上表面的高度；

在所述側(cè)墻薄膜上的硬質(zhì)掩膜層的兩側(cè)形成不對稱自對準(zhǔn)層；以及

以所述不對稱自對準(zhǔn)層為掩膜刻蝕所述側(cè)墻薄膜形成第一側(cè)墻。

可選地，所述側(cè)墻薄膜的形成方法包括：

在所述襯底上形成側(cè)墻材料層，所述側(cè)墻材料層覆蓋所述柵結(jié)構(gòu)兩側(cè)的襯底和鰭結(jié)構(gòu)、以及所述硬質(zhì)掩膜層；

將所述側(cè)墻材料層磨平，露出所述硬質(zhì)掩膜層上表面；以及

通過刻蝕去除部分所述側(cè)墻材料層，形成所述側(cè)墻薄膜。

可選地，所述側(cè)墻材料層包括氮化硅。

可選地，所述不對稱自對準(zhǔn)層的形成方法包括：

在所述硬質(zhì)掩膜層兩側(cè)的側(cè)墻薄膜上形成第二側(cè)墻；

去除位于所述第一區(qū)域一側(cè)的第二側(cè)墻，位于所述第二區(qū)域一側(cè)的第二側(cè)墻形成第三側(cè)墻；以及

在所述硬質(zhì)掩膜層的位于第一區(qū)域一側(cè)和第三側(cè)墻上均形成第四側(cè)墻。

可選地，所述第二側(cè)墻的形成方法包括：

在所述硬質(zhì)掩膜層兩側(cè)的側(cè)墻薄膜上形成第一自對準(zhǔn)薄膜；以及

刻蝕所述第一自對準(zhǔn)薄膜，在所述硬質(zhì)掩膜層兩側(cè)形成第二側(cè)墻。

可選地，所述第一自對準(zhǔn)薄膜包括多孔低k介質(zhì)材料。

可選地，所述去除位于所述第一區(qū)域一側(cè)的第二側(cè)墻，位于所述第二區(qū)域一側(cè)的第二側(cè)墻形成第三側(cè)墻步驟包括：

將聚合物滲入所述硬質(zhì)掩膜層兩側(cè)的第二側(cè)墻；

形成圖形化的光刻膠層，所述光刻膠層覆蓋位于第二區(qū)域一側(cè)的滲入有聚合物的第二側(cè)墻；

去除未被光刻膠層覆蓋的位于第一區(qū)域一側(cè)的第二側(cè)墻中的聚合物；以及

去除未被光刻膠層覆蓋的位于第一區(qū)域一側(cè)的第二側(cè)墻，位于所述第二區(qū)域一側(cè)的滲入有聚合物的第二側(cè)墻形成第三側(cè)墻。

可選地，所述聚合物通過虹吸工藝滲入所述硬質(zhì)掩膜層兩側(cè)的第二側(cè)墻。

可選地，所述虹吸工藝的加熱溫度為150℃～400℃，加熱時間為10s～30mins。