[發(fā)明專利]基于 SYNC 機(jī)制的SATA 控制器與閃存控制器間的傳輸裝置及方法

有效

• 申請?zhí)枺?/td>: 201110455562.1
• 申請日: 2011-12-30
• 公開（公告）號: CN102591825A
• 公開（公告）日: 2012-07-18
• 發(fā)明（設(shè)計）人: 韓道靜;傅俊誠
• 申請（專利權(quán)）人: 記憶科技（深圳）有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 梁揮;祁建國

技術(shù)領(lǐng)域

本發(fā)明涉及SATA控制器與閃存控制器間的傳輸技術(shù)，特別是涉及一種基于SYNC機(jī)制的SATA控制器與閃存控制器間的傳輸裝置及方法。?

背景技術(shù)

當(dāng)前固態(tài)硬盤中SATA控制器與閃存控制器之間的傳輸方法中，每一次的Host主機(jī)讀寫請求，SATA控制器和閃存控制器都有中斷產(chǎn)生，這種方法不足之處是中斷產(chǎn)生次數(shù)太多，這使得系統(tǒng)的延遲增加，因此，急需提出一種傳輸方法，來解決中斷延遲，從而大大提高SATA接口固態(tài)硬盤的傳輸速度。?

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于SYNC機(jī)制的SATA控制器與閃存控制器間的傳輸裝置及方法，用于解決現(xiàn)有技術(shù)中中斷產(chǎn)生次數(shù)太多，導(dǎo)致系統(tǒng)的延遲增加，以至于無法提高SATA接口固態(tài)硬盤的傳輸速度的問題。?

為了實現(xiàn)上述目的，本發(fā)明提供一種基于SYNC機(jī)制的SATA控制器與閃存控制器間的傳輸裝置，應(yīng)用于固態(tài)硬盤中SATA控制器與閃存控制器之間的數(shù)據(jù)傳輸，其特征在于，包括：設(shè)置于所述SATA控制器上的第一Trigger模塊、設(shè)置所述閃存控制器上的第二Trigger模塊；?

所述第一Trigger模塊、所述第二Trigger模塊采用PRD格式實現(xiàn)所述SATA控制器與所述閃存控制器之間的數(shù)據(jù)傳輸。?

所述的傳輸裝置，其中，還包括：一數(shù)據(jù)塊，為所述SATA控制器與所述閃存控制器之間的數(shù)據(jù)讀寫緩沖區(qū)。?

所述的傳輸裝置，其中，所述SATA控制器接收主機(jī)發(fā)送的寫命令，并解析該寫命令，獲取所述數(shù)據(jù)讀寫緩沖區(qū)的首地址；所述SATA控制器的DMA從主機(jī)接收數(shù)據(jù)，并寫入到所述數(shù)據(jù)讀寫緩沖區(qū)；在寫入完成后，所述第一Trigger模塊發(fā)出信號通知所述閃存控制器；所述第二Trigger模塊獲取所述數(shù)?據(jù)讀寫緩沖區(qū)的首地址，并發(fā)送至所述閃存控制器的DMA；所述閃存控制器的DMA從所述數(shù)據(jù)讀寫緩沖區(qū)讀取數(shù)據(jù)，并寫入到閃存中；在所述閃存控制器的DMA寫入完成后，所述第二Trigger模塊發(fā)出信號通知所述SATA控制器寫命令完成；所述第一Trigger模塊向主機(jī)發(fā)送完成狀態(tài)。?

所述的傳輸裝置，其中，所述SATA控制器接收主機(jī)發(fā)送的讀命令，并解析該讀命令，獲取所述數(shù)據(jù)讀寫緩沖區(qū)的首地址；所述第一Trigger模塊發(fā)出信號通知所述閃存控制器；所述第二Trigger模塊獲取所述數(shù)據(jù)讀寫緩沖區(qū)的首地址，并發(fā)送至所述閃存控制器的DMA；所述閃存控制器的DMA從閃存中讀取數(shù)據(jù)，并寫入到所述數(shù)據(jù)讀寫緩沖區(qū)中；在完成讀取數(shù)據(jù)后，所述第二Trigger模塊發(fā)出信號通知所述SATA控制器讀命令完成；所述第一Trigger模塊啟動所述SATA控制器的DMA，從所述數(shù)據(jù)讀寫緩沖區(qū)中讀取數(shù)據(jù)，并發(fā)送給主機(jī)。?

所述的傳輸裝置，其中，所述閃存控制器為NFC閃存控制器。?

為了實現(xiàn)上述目的，本發(fā)明提供一種基于SYNC機(jī)制的SATA控制器與閃存控制器間的傳輸方法，應(yīng)用于固態(tài)硬盤中SATA控制器與閃存控制器之間的數(shù)據(jù)傳輸，其特征在于，包括：?

步驟一，在所述SATA控制器上設(shè)置第一Trigger模塊，在所述閃存控制器上設(shè)置第二Trigger模塊；?

步驟二，所述第一Trigger模塊、所述第二Trigger模塊采用PRD格式實現(xiàn)所述SATA控制器與所述閃存控制器之間的數(shù)據(jù)傳輸。?

所述的傳輸方法，其中，所述步驟一中，還包括：?

一數(shù)據(jù)塊，為所述SATA控制器與所述閃存控制器之間的數(shù)據(jù)讀寫緩沖區(qū)。?

所述的傳輸方法，其中，所述步驟二中，還包括：主機(jī)的寫過程，具體是：?

所述SATA控制器接收主機(jī)發(fā)送的寫命令，并解析該寫命令，獲取所述數(shù)據(jù)讀寫緩沖區(qū)的首地址；?

所述SATA控制器的DMA從主機(jī)接收數(shù)據(jù)，并寫入到所述數(shù)據(jù)讀寫緩沖區(qū)；?

在寫入完成后，所述第一Trigger模塊發(fā)出信號通知所述閃存控制器；?

所述第二Trigger模塊獲取所述數(shù)據(jù)讀寫緩沖區(qū)的首地址，并發(fā)送至所述?閃存控制器的DMA；?

所述閃存控制器的DMA從所述數(shù)據(jù)讀寫緩沖區(qū)讀取數(shù)據(jù)，并寫入到閃存中；?

在所述閃存控制器的DMA寫入完成后，所述第二Trigger模塊發(fā)出信號通知所述SATA控制器寫命令完成；?

所述第一Trigger模塊向主機(jī)發(fā)送完成狀態(tài)。?

所述的傳輸方法，其中，所述步驟二中，還包括：主機(jī)的讀過程，具體是：?

所述SATA控制器接收主機(jī)發(fā)送的讀命令，并解析該讀命令，獲取所述數(shù)據(jù)讀寫緩沖區(qū)的首地址；?