[發(fā)明專利]三維封裝方法以及封裝體

無效

• 申請?zhí)枺?/td>: 201110449518.X
• 申請日: 2011-12-29
• 公開（公告）號: CN102623362A
• 公開（公告）日: 2012-08-01
• 發(fā)明（設(shè)計）人: 魏星;曹共柏;林成魯;張峰;張苗;王曦
• 申請（專利權(quán)）人: 上海新傲科技股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/56;H01L23/522;H01L23/482;H01L25/00
• 代理公司: 上海翼勝專利商標(biāo)事務(wù)所(普通合伙) 31218
• 代理人: 孫佳胤;翟羽

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體封裝領(lǐng)域，尤其涉及一種三維封裝方法以及封裝體。

背景技術(shù)

未來電子系統(tǒng)將需要滿足如下幾個方面日益提出的要求：體積小、重量輕、高頻和高速運行、低功耗、靈敏、多功能以及低成本。而三維封裝正是滿足這幾個方面要求的一個極具吸引力的途徑，其具有減小體積和增加襯底材料利用率的優(yōu)點。

先進(jìn)的三維封裝技術(shù)要求芯片的厚度不斷減薄，已制作器件的半導(dǎo)體襯底背面減薄是封裝制造過程中的極為重要的工序，超精密磨削、研磨、拋光、腐蝕在半導(dǎo)體襯底背面減薄工藝中獲得廣泛應(yīng)用，減薄后的芯片可提高熱發(fā)散效率、機(jī)械性能、電性能、減小芯片封裝體積，減輕劃片加工量。以硅襯底為例，目前，直徑200mm的已制作器件的硅襯底可以被減薄至0.12-0.15mm，直徑300mm硅襯底要達(dá)到這一水平還需要采用化學(xué)機(jī)械拋光、等離子腐蝕、先劃片后研磨等技術(shù)。該項技術(shù)今后的發(fā)展趨勢是減薄至0.05mm以下的厚度。硅襯底上電路層的有效厚度一般為5-10μm，為保證其功能，并有一定的支撐厚度，硅襯底減薄的極限厚度為20-30μm。目前市場上直徑300mm的硅襯底的平均厚度為775μm，直徑200mm的硅襯底的平均厚度為725μm，如此厚的襯底是為保證在芯片制造、測試、運送過程中有足夠的強度，因此，在電路層制作完成后，需要對其進(jìn)行背面減薄，襯底越薄，其柔韌性越好，受外力沖擊引起的應(yīng)力也越小。

但是目前的三維封裝工藝中，現(xiàn)有的減薄技術(shù)很難在將被減薄的襯底減薄到50μm的同時也能夠滿足光刻對平整度要求。

因此，目前的集成電路制造領(lǐng)域需要一種可以降低被減薄的襯底的厚度，而且可以提高表面的平整度的三維封裝技術(shù)。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是，提供一種三維封裝方法以及封裝體，可以降低被減薄的襯底的厚度的同時保證襯底表面的平整度。

為了解決上述問題，本發(fā)明提供了一種三維封裝方法，包括如下步驟：提供半導(dǎo)體襯底和支撐襯底，所述半導(dǎo)體襯底依次包括支撐層、支撐層表面的重?fù)诫s層以及重?fù)诫s層表面的器件層，所述器件層中包含至少一半導(dǎo)體器件；在半導(dǎo)體襯底和/或支撐襯底的表面形成絕緣層；以所述絕緣層為中間層，將所述半導(dǎo)體襯底和支撐襯底貼合在一起；采用自停止腐蝕工藝去除所述半導(dǎo)體襯底中的支撐層和重?fù)诫s層；在器件層中形成多個貫孔，所述貫孔的位置與半導(dǎo)體器件的焊盤的位置對應(yīng)，并暴露出半導(dǎo)體器件的焊盤；采用導(dǎo)電填充物填平所述貫孔。

作為可選的技術(shù)方案，所述半導(dǎo)體襯底采用如下步驟形成：提供半導(dǎo)體襯底；將摻雜元素注入至半導(dǎo)體襯底中，形成重?fù)诫s層，并同時在半導(dǎo)體襯底的表面分離出器件層；在器件層中制作至少一半導(dǎo)體器件。

作為可選的技術(shù)方案，所述半導(dǎo)體襯底的材料為單晶硅，所述重?fù)诫s層中的摻雜元素為硼。

作為可選的技術(shù)方案，所述絕緣層的材料選自于氧化硅、氮化硅和氮氧化硅中的任意一種。

作為可選的技術(shù)方案，所述導(dǎo)電填充物為金屬。

作為可選的技術(shù)方案，所述支撐襯底的材料選自于單晶硅、藍(lán)寶石、碳化硅以及玻璃中的任意一種。

作為可選的技術(shù)方案，所述支撐襯底中預(yù)先制備有完整的集成電路結(jié)構(gòu)或者單管。

本發(fā)明還提供了一種采用上述方法形成的封裝體，依次包括支撐襯底、支撐襯底表面的絕緣層、以及絕緣層表面的器件層，所述器件層中包含至少一半導(dǎo)體器件，所述器件層中具有多個貫孔，所述貫孔的位置與半導(dǎo)體器件的焊盤的位置對應(yīng)，并暴露出半導(dǎo)體器件的焊盤，所述貫孔中填充有導(dǎo)電填充物。

作為可選的技術(shù)方案，所述絕緣層的材料選自于氧化硅、氮化硅和氮氧化硅中的任意一種。

作為可選的技術(shù)方案，所述導(dǎo)電填充物為金屬。

作為可選的技術(shù)方案，所述半導(dǎo)體襯底的材料為單晶硅，所述支撐襯底的材料選自于單晶硅、藍(lán)寶石、碳化硅以及玻璃中的任意一種。

本發(fā)明的優(yōu)點在于，通過在器件層下方形成重?fù)诫s層，并在貼合后采用自停止腐蝕工藝去除重?fù)诫s層，可以在降低被減薄的襯底的厚度的同時保證襯底表面的平整度。

附圖說明

附圖1所示是本具體實施方式所述方法的步驟流程圖。

附圖2A至附圖2H所示是本具體實施方式所述方法的工藝示意圖。

具體實施方式

下面結(jié)合附圖對本發(fā)明提供的三維封裝方法以及封裝體的具體實施方式做詳細(xì)說明。