[發明專利]基于CPLD的PROFIBUS-DP主站實現系統及方法

有效

• 申請號: 201110446751.2
• 申請日: 2011-12-28
• 公開（公告）號: CN103186117A
• 公開（公告）日: 2013-07-03
• 發明（設計）人: 胡平
• 申請（專利權）人: 深圳市匯川控制技術有限公司;深圳市匯川技術股份有限公司
• 主分類號: G05B19/418
• 分類號: G05B19/418
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 陸軍

技術領域

本發明涉及自動控制領域，更具體地說，涉及一種基于CPLD的PROFIBUS-DP主站實現系統及方法。

背景技術

PROFIBUS-DP用于實現現場層的高速數據傳送，其主站周期地讀取從站的輸入信息并周期地向從站發送輸出信息。雖然PROFIBUS-DP協議是公開的，但是其主站核心技術一直被德國西門子公司等少數幾個大公司所壟斷。

目前國內DP主站的開發主要通過購買專用模塊，然后進行二次開發。該種開發方式的開發周期短，風險小，但是購買專用模塊的成本昂貴，沒有核心技術，大大降低了產品的競爭力。

國內DP主站的開發還通過自主開發ASIC芯片方案。如圖1所示，該方案設置有專用CPU?13和ASIC芯片(即ASPC214)進行主站協議處理，然后通過雙口RAM?12和主控CPU?11進行數據交互，專用CPU?13和ASIC芯片共享RAM15。在該方案中，專用CPU?13和ASIC芯片的總線共享方式有兩種：(1)專用CPU?13為主，ASIC芯片為從；(2)ASIC芯片為主，專用CPU?13為從。該兩種方式都是主芯片永久占有總線，從芯片訪問RAM?15時需要事先向主芯片申請總線控制權，得到主芯片的許可之后，才能夠訪問RAM?15。

由于上述方案采用了專用CPU?13來實現主站協議，而專用CPU?13和主控CPU?11之間還需要雙口RAM?12進行數據交互，這直接導致了方案的成本較高(例如需要專用CPU和雙口RAM)。并且上述方案中專用CPU和ASIC芯片共享RAM，其中一方為主，掌握總線的永久控制權。而實際專用CPU和ASIC芯片兩者都無需時刻占有總線，兩者同時需要使用總線的時候很少，因此大量的時間都浪費在兩者的交互上，系統的交互效率不高。

此外，申請號為201010619135.8和201020695386.X的中國專利，揭露了采用ARM作為專用CPU和ASIC(ASPC2)芯片實現主站協議的方案。專用CPU和ASIC芯片之間的交互雖然采用了CPLD進行協調來共享RAM，但是實際上還是專用CPU對總線擁有永久控制權，ASIC芯片為從屬地位，ASIC芯片需要訪問RAM時必須通過CPLD向專用CPU申請總線控制權。ASIC(ASPC2)芯片需要訪問RAM時，必須向CPLD提出申請，然后由CPLD產生中斷信號給ARM7(CPU)，CPU在中斷處理程序中把總線控制權交給ASIC芯片。然而CPU并不是時刻都使用總線，實際上使用總線的時間非常少，即使空閑的時候也占用著總線，這樣導致ASIC芯片無論什么時候使用總線都需要申請。而且CPU在中斷服務子程序里面釋放總線，如果中斷響應不及時，就會導致ASIC芯片出錯。

發明內容

本發明要解決的技術問題在于，針對上述PROFIBUS-DP主站開發成本高以及主站通訊效率不高的問題，提供一種基于CPLD的PROFIBUS-DP主站實現系統及方法。

本發明解決上述技術問題采用的技術方案是，提供一種基于CPLD的PROFIBUS-DP主站實現系統，包括主控CPU、復雜可編程邏輯器件、ASIC芯片、訪問RAM的總線以及多個電平轉換芯片；所述主控CPU經由所述復雜可編程邏輯器件連接到訪問RAM的總線；所述ASIC芯片經由所述電平轉換芯片連接到訪問RAM的總線；所述復雜可編程邏輯器件根據所述主控CPU或ASIC芯片的總線使用請求及所述訪問RAM的總線的狀態將所述訪問RAM的總線的控制權分配給所述主控CPU或ASIC芯片，所述電平轉換芯片將來自所述ASIC芯片的信號轉換為與所述復雜可編程邏輯器件的工作電壓匹配的信號。

在本發明所述的基于CPLD的PROFIBUS-DP主站實現系統中，所述ASIC芯片包括第一信號發送單元及第二信號接收單元，所述復雜可編程邏輯器件包括第一信號接收單元及第二信號發送單元；所述第一信號發送單元和第一信號接收單元用于實現所述ASIC芯片與復雜可編程邏輯器件之間的總線請求信號及總線釋放信號的發送和接收；所述第二信號發送單元和第二信號接收單元用于實現所述復雜可編程邏輯器件與ASIC芯片之間的等待信號或總線使用信號的發送和接收。

在本發明所述的基于CPLD的PROFIBUS-DP主站實現系統中，所述復雜可編程邏輯器件包括總線忙標志位，所述復雜可編程邏輯器件在第一信號接收單元接收到總線使用請求且所述總線忙標志位未置位時，將總線忙標志位置位并通過第二信號發送單元發送總線使用信號，所述ASIC芯片在所述第二信號接收單元接收到總線使用信號時通過所述訪問RAM的總線收發數據。