[發明專利]超高壓LDMOS器件結構及制備方法

有效

• 申請號: 201110441110.8
• 申請日: 2011-12-26
• 公開（公告）號: CN103178087A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 寧開明;董科;馬棟;朱東園
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 劉昌榮

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及超高壓LDMOS器件的結構及制備工藝。

背景技術

超高壓LDMOS器件(laterally?diffused?metal?oxide?semiconductor，橫向雙擴散金屬氧化物半導體晶體管)是一種雙擴散結構的功率器件，其結構如圖1所示。這項技術是在相同的源/漏區域注入兩次，一次注入濃度較大的砷(As)，另一次注入濃度較小的硼(B)，注入之后再進行一個高溫推進過程，由于硼擴散比砷快，所以在柵極邊界下會沿著橫向擴散更遠，形成一個有濃度梯度的溝道——P阱(PW)，溝道長度由這兩次橫向擴散的距離之差決定。為了增加擊穿電壓，在有源區和漏區之間有一個漂移區。LDMOS中的漂移區是該類器件設計的關鍵。由于漂移區的雜質濃度比較低，當LDMOS接高壓時，LDMOS的多晶會擴展到漂移區的場氧上面，充當場極板，即大部分電壓都會降落在漂移區，這樣就降低了溝道處的電壓，從而實現了器件的超高擊穿電壓。

當前，先進的超高壓隔離型NLDMOS一般是將器件整體放到一個N型深阱(DNW)里，同時在漂移區表面增加P型埋層(P?buried)結構，如圖1所示。通過調節PW和DNW的相對距離或P型埋層的雜質濃度，來實現電荷平衡和超高擊穿電壓。當漏(Drain)端電壓增加時，P型埋層向DNW上下兩個方向耗盡，而且沿著向源(Source)端的方向耗盡。因此，加在漏端的電壓雖然很大，但是到達源端的電壓很小。當漏端加到700多伏的時候，PW和DNW的這個PN結才能發生雪崩擊穿。但是，由于場氧邊緣都是電場集中的位置，LOCOS(局部氧化硅)鳥嘴下的表面電場最強，LDMOS的多晶擴展到漂移區的場氧上面的場極板很難弱化漂移區的表面電場，這時，LOCOS鳥嘴下的N型雜質就很難被耗盡了，這樣擊穿電壓就會變小，器件就容易被擊穿。

發明內容

本發明要解決的技術問題是提供一種超高壓LDMOS器件結構，它可以提高超高壓LDMOS器件的擊穿電壓。

為解決上述技術問題，本發明的隔離型超高壓LDMOS器件結構，包括源端、漏端、高壓漂移區和柵極溝道，其中，源端有襯底阱，該襯底阱的雜質類型與襯底相同；高壓漂移區表面有用于耐壓的反型層，該反型層的雜質類型與高壓漂移區相反；該LDMOS中還有兩個物理上相連的深阱，分別用于放置所述襯底阱和所述反型層，兩深阱的間隙位于柵極下方的局部氧化硅的鳥嘴附近。

本發明要解決的另一技術問題是提供上述結構的超高壓LDMOS器件的制備工藝方法。

為解決上述技術問題，本發明的超高壓LDMOS器件的制備方法，包括以下步驟：

1)設計深阱的掩膜版，將放置源端襯底阱的深阱和放置高壓漂移區的反型層的深阱分離；

2)在襯底上涂布光刻膠，曝光，打開深阱；

3)通過離子注入工藝，在深阱中注入雜質離子；

4)去除光刻膠；

5)熱推阱，使兩個深阱在物理上相連；后續按常規工藝完成LDMOS的制備。

本發明通過將源端的深阱與漏端漂移區的深阱分離，降低了LOCOS鳥嘴附近的峰值電場，達到了N型和P型電荷平衡，從而在不增加工藝步驟和成本的基礎上，提高了器件的擊穿電壓。

附圖說明

圖1是傳統超高壓NLDMOS器件的斷面結構示意圖。

圖2是傳統超高壓NLDMOS器件的DNW掩膜版示意圖。其中，(a)為俯視圖；(b)為側視圖。

圖3是本發明實施例的超高壓N?LDMOS器件的斷面結構示意圖。

圖4是本發明實施例的超高壓N?LDMOS器件的DNW掩膜版示意圖。其中，(a)為俯視圖；(b)為側視圖。

具體實施方式

為對本發明的技術內容、特點與功效有更具體的了解，現以超高壓N型LDMOS器件為例，結合圖示的實施方式，對本發明的技術方案詳述如下：

如圖3所示，本發明實施例的超高壓LDMOS器件，具有兩個N型深阱(DNW)，其中，一個DNW中放置LDMOS器件源端的P阱(PW)，另一個DNW中放置漏端耐壓用的P型埋層(P?buried)；兩個深N阱中間用P型襯底(PSUB)隔開。

上述結構的超高壓LDMOS器件的制備方法為：

步驟1，設計LDMOS器件的DNW的掩膜版，將傳統的DNW注入圖形(如圖2所示)更改為如圖4所示的圖形。

步驟2，在P型襯底上涂布光刻膠，曝光，打開DNW。