[發明專利]鰭式場效應管的形成方法

有效

• 申請號: 201110436138.2
• 申請日: 2011-12-22
• 公開（公告）號: CN103177965A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 孟曉瑩;何其旸
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及一種鰭式場效應管的形成方法。

背景技術

隨著半導體工藝技術的不斷發展，工藝節點逐漸減小，后柵(gate-last)工藝得到了廣泛應用，以獲得理想的閾值電壓，改善器件性能。但是當器件的特征尺寸(CD，Critical?Dimension)進一步下降時，即使采用后柵工藝制作的場效應管也已經無法滿足對器件性能的需求，多柵器件獲得到了廣泛的關注。

鰭式場效應晶體管(Fin?FET)是一種常見的多柵器件，圖1示出了現有技術的一種鰭式場效應晶體管的鰭部和柵極結構的立體結構示意圖。如圖1所示，包括：半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14；介質層11，覆蓋所述半導體襯底10的表面以及鰭部14的側壁的一部分；柵極結構12，橫跨所述鰭部14上并覆蓋所述鰭部14的頂部和側壁，柵極結構12包括柵介質層(圖中未示出)和位于柵介質層上的柵電極(圖中未示出)。與柵極結構12相接觸的鰭部14的頂部以及兩側的側壁構成溝道區，因此，Fin?FET具有多個柵，這有利于增大驅動電流，改善器件性能。

在形成上述鰭部和柵極結構以后，需要在源/漏區上方進行硅的外延生長并形成側墻以包圍所述柵極結構。現有工藝在形成柵極側墻的時候，容易在鰭部兩側同時形成寄生的鰭部側墻。而為了減少寄生串聯電阻，增大驅動電流，需要在形成源/漏區之前去除所述鰭部兩側的側墻，同時要保證柵極側墻的完整性。

J.Kedzierski等人在IEEE?Transaction?on?Electron?Devices，50-4，952(2003)上發表了一篇名為：Extension?and?source/drain?design?for?high?performance?FinFET?devices的文章，揭示了一種去除鰭部兩側側墻保留柵極側墻的方法，其利用鰭部側墻和柵極側墻之間的高度差，采用過刻蝕的方法去除鰭部兩側的側墻。具體如圖2a-圖2b所示，圖2a-圖2b給出了J.Kedzierski等人揭示的去除鰭部側墻的立體結構示意圖。如圖2a所示，所述FinFET包括形成在襯底(未示出)上的鰭部12、橫跨在鰭部12上的柵極結構10、沉積在柵極10上的硬掩膜11、形成在柵極結構兩側的柵極側墻13，以及形成在鰭部兩側的鰭部側墻14。接著，以硬掩膜11為掩膜進行過刻蝕以去除所述鰭部側墻14形成如圖2b所示的結構。同時，部分硬掩膜被刻蝕去除，剩余部分硬掩膜11’，并且部分柵極側墻被刻蝕去除，剩余部分柵極側墻13’，鰭部12兩側的鰭部側墻14在過刻蝕的作用下完全被去除。上述方法實施起來比較簡單，但是在實際操作中過刻蝕比較難控制，過刻蝕容易影響柵極側墻的寬度以及均勻性，進而影響后續形成的FinFET器件的性能。

因此，需要提供一種有效地去除鰭部兩側側墻并保證柵極側墻完整性的方法。

發明內容

本發明解決的問題是提供一種鰭式場效應管的形成方法，能夠有效地去除鰭部兩側側墻并保證柵極側墻完整性的方法。

為解決上述問題，本發明提供了一種鰭式場效應管的形成方法，包括：

提供基底，所述基底包括氧化層，在所述氧化層表面形成有凸出的鰭部和橫跨在所述鰭部上的柵極結構；

在所述柵極結構兩側形成柵極側墻，所述鰭部兩側形成有鰭部側墻；

形成保護側墻，所述保護側墻的底部表面距離基底表面的距離大于所述鰭部頂部表面距離基底表面的距離；以及

以所述保護側墻為掩膜，去除所述鰭部側墻。

可選的，所述保護側墻的特征尺寸與柵極側墻的特征尺寸的比值為1.1～5。

可選的，形成保護側墻的方法包括：

形成第一犧牲層，所述第一犧牲層完全覆蓋所述柵極結構，鰭部以及未被柵極結構和鰭部覆蓋的氧化層表面；

去除部分所述第一犧牲層，形成第二犧牲層，所述第二犧牲層的高度不小于所述鰭部的高度且小于柵極結構的高度；以及

形成位于所述柵極結構兩側且覆蓋所述柵極側墻的保護側墻。

可選的，所述鰭部和柵極結構的形成工藝為：光刻、納米壓印(nano-imprint)、DSA、干法刻蝕或者濕法刻蝕。

可選的，所述形成的鰭部的特征尺寸為1-8nm。

可選的，所述柵極側墻或者鰭部側墻的材料為：SiO₂、Si₃N₄或者SiON。

可選的，所述柵極側墻和鰭部側墻的材料相同。