[發明專利]半導體器件及其形成方法

有效

• 申請號: 201110431447.0
• 申請日: 2011-12-20
• 公開（公告）號: CN103178000A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 洪中山
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/525
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體器件及其形成方法。

背景技術

隨著半導體產業進入高性能與多功能的集成電路新時代，集成電路內元件的密度會隨之增加，而元件尺寸以及零件或元件之間的間距會隨之縮小。以前僅受限于光刻技術定義結構的能力，將器件的幾何尺寸做小較為困難，隨著技術的發展，現有的器件的尺寸可以做到更小，然而限制因素也越來越多。例如，當導電圖案之間的距離縮小時，任意兩相鄰的導電圖案所產生的電容會增加。此增加的電容會導致導電圖案間的電容耦合上升，從而增加電力消耗并提高電阻-電容(RC)時間常數。因此，半導體集成電路性能以及功能是否可以不斷的改良取決于正在開發的具有低介電常數的材料。

由于具有最低介電常數的材料為空氣(k＝1.0)，通常會形成空氣間隙來進一步降低互連層內的K值?，F有技術在互連層中空氣間隙的形成方法，包括：

請參考圖1，提供半導體襯底100；形成覆蓋所述半導體襯底100的刻蝕阻擋層101；形成覆蓋所述刻蝕阻擋層101的層間介質層103；形成位于所述層間介質層103表面的圖形化的光刻膠層105；

請參考圖2，以所述圖形化的光刻膠層105為掩膜，刻蝕所述層間介質層103和刻蝕阻擋層101，形成溝槽107；

請參考圖3，去除所述圖形化的光刻膠層，暴露出所述層間介質層103表面；在去除所述圖形化的光刻膠層后，采用沉積工藝形成覆蓋所述溝槽107側壁的犧牲層109；

請參考圖4，向所述溝槽內填充導電金屬，形成金屬線層111；

請參考圖5，去除所述犧牲層，形成開口113。

請參考圖6，形成覆蓋所述金屬線層111并橫跨所述開口的絕緣層115，所述絕緣層115和所述開口共同構成空氣間隙114。

然而，采用現有技術的半導體器件的RC效應仍然較大，半導體集成電路性能較差。

更多關于在半導體器件的形成方法請參考公開號為US20110018091的美國專利。

發明內容

本發明解決的問題是提供一種半導體器件及其形成方法，半導體器件的RC效應較現有技術小，半導體集成電路性能好。

為解決上述問題，本發明提供了一種半導體器件形成方法，包括：

提供基底，所述基底表面形成有第一層間介質層，所述第一層間介質層表面形成有第二層間介質層，以及貫穿所述第一層間介質層和第二層間介質層厚度的溝槽；

對溝槽側壁的部分所述第一層間介質層和第二層間介質層進行處理，分別形成第一犧牲層和第二犧牲層，所述第一犧牲層的寬度大于所述第二犧牲層寬度；

形成第一犧牲層和第二犧牲層后，填充滿所述溝槽形成金屬線層；

形成金屬線層后，去除所述第一犧牲層和第二犧牲層形成開口，所述開口包括底部的第一子開口和頂部的第二子開口，所述第一子開口的口徑大于第二子開口的口徑；

形成覆蓋所述第二層間介質層、且橫跨所述開口的絕緣層。

可選地，所述第二子開口的口徑比第一子開口的口徑小5-20nm。

可選地，所述第一層間介質層和第二層間介質層的材料為含碳的低K介質材料，所述第一層間介質層中的碳的原子百分比含量為a％，所述第二層間介質層中的碳的原子百分比含量為b％，且a＜b。

可選地，所述a和b的關系為：1/5b＜a＜b。

可選地，對溝槽側壁的部分所述第一層間介質層和第二層間介質層進行處理的方法為氧化處理工藝。

可選地，所述氧化處理工藝的工藝參數范圍為：氧氣的流量為50sccm-2000sccm，溫度為30-250℃，壓強為50毫托-100托。

可選地，對溝槽側壁的部分所述第一層間介質層和第二層間介質層進行處理的方法為等離子處理工藝。

可選地，所述等離子處理工藝通入的氣體為氧氣。

可選地，所述等離子處理工藝的工藝參數范圍為：功率為100-300W，壓強為10毫托-200毫托，溫度為20-60℃，通入的氣體的流量為50-500sccm。

可選地，去除所述第一犧牲層和第二犧牲層的工藝為干法或濕法刻蝕工藝。

可選地，采用濕法刻蝕工藝去除所述第一犧牲層和第二犧牲層時，采用的化學試劑包括HF。

可選地，所述濕法刻蝕的工藝參數范圍為：質量分數為0.1％-5％的HF，刻蝕時間為2-10分鐘。

本發明的實施例還提供了一種半導體器件，包括：

基底；

位于所述基底表面、至少兩個相互分立的金屬線層；