[發(fā)明專利]基于FPGA的軟硬件協(xié)同網(wǎng)絡(luò)測(cè)試系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110430701.5
• 申請(qǐng)日: 2011-12-21
• 公開（公告）號(hào): CN102413018A
• 公開（公告）日: 2012-04-11
• 發(fā)明（設(shè)計(jì)）人: 徐旺生
• 申請(qǐng)（專利權(quán)）人: 武漢烽火網(wǎng)絡(luò)有限責(zé)任公司
• 主分類號(hào): H04L12/26
• 分類號(hào): H04L12/26
• 代理公司: 北京捷誠(chéng)信通專利事務(wù)所(普通合伙) 11221
• 代理人: 魏殿紳;龐炳良

技術(shù)領(lǐng)域

本發(fā)明涉及網(wǎng)絡(luò)測(cè)試領(lǐng)域，特別是涉及一種基于FPGA的軟硬件協(xié)同網(wǎng)絡(luò)測(cè)試系統(tǒng)及方法。

背景技術(shù)

網(wǎng)絡(luò)測(cè)試儀在網(wǎng)絡(luò)設(shè)備的開發(fā)、生產(chǎn)、以及網(wǎng)絡(luò)建設(shè)過程中，起著極其重要的作用，現(xiàn)在常用的診斷、測(cè)試網(wǎng)絡(luò)設(shè)備以及建設(shè)的網(wǎng)絡(luò)用的測(cè)試方法，基本分為兩類，第一類是采用現(xiàn)有PC(Personal?Computer，個(gè)人計(jì)算機(jī))的10/100/1000Mbit/s的網(wǎng)口加上一些常用的應(yīng)用軟件，例如網(wǎng)絡(luò)協(xié)議分析軟件中的EtherPeek、Sniffer軟件，通過這些應(yīng)用軟件編輯要發(fā)送的數(shù)據(jù)包格式，同時(shí)對(duì)接收到的數(shù)據(jù)包進(jìn)行分析，采用該方法可以對(duì)網(wǎng)絡(luò)設(shè)備或網(wǎng)絡(luò)是否能轉(zhuǎn)發(fā)數(shù)據(jù)包作測(cè)試和診斷，但是，由于該方法的采用受限于PC機(jī)和應(yīng)用軟件，PC機(jī)的網(wǎng)口不能線速度(即按滿流量)100/1000Mbit/s發(fā)數(shù)據(jù)包，只能達(dá)到十幾兆流量，這樣就不能作轉(zhuǎn)發(fā)性能的測(cè)試，例如吞吐量的測(cè)試等，同時(shí)由于PC機(jī)沒有10Gbit/s的網(wǎng)口，對(duì)具有10Gbit/s的網(wǎng)口的設(shè)備無法測(cè)試，并且采用PC機(jī)這種測(cè)試方法一般需要兩臺(tái)PC機(jī)，才能進(jìn)行兩個(gè)口的對(duì)發(fā)測(cè)試，對(duì)現(xiàn)場(chǎng)使用就帶來不便；第二類測(cè)試方法是采用專用的測(cè)試儀，常用的如Spirent(思博倫)、Ixia(易嘉)等公司生產(chǎn)的測(cè)試儀，可以提供所需的測(cè)試要求，但該類測(cè)試設(shè)備非常昂貴，對(duì)于大部分公司來說，只能擁有少量的該類型測(cè)試設(shè)備，但對(duì)于網(wǎng)絡(luò)設(shè)備的開發(fā)、生產(chǎn)的應(yīng)用需求來說，遠(yuǎn)不能滿足。由于沒有一種成本較低、同時(shí)又能滿足測(cè)試需求的測(cè)試設(shè)備，導(dǎo)致網(wǎng)絡(luò)設(shè)備的開發(fā)、生產(chǎn)的效率較低。

發(fā)明內(nèi)容

本發(fā)明的目的是為了克服上述背景技術(shù)的不足，提供一種基于FPGA的軟硬件協(xié)同網(wǎng)絡(luò)測(cè)試系統(tǒng)及方法，成本較低，且能滿足網(wǎng)絡(luò)設(shè)備開發(fā)、生產(chǎn)的測(cè)試要求，還能提高測(cè)試的效率。

本發(fā)明提供的基于FPGA的軟硬件協(xié)同網(wǎng)絡(luò)測(cè)試系統(tǒng)，包括微處理器，還包括現(xiàn)場(chǎng)可編程門陣列FPGA測(cè)試裝置和網(wǎng)絡(luò)接口，所述FPGA測(cè)試裝置分別與微處理器、網(wǎng)絡(luò)接口相連，網(wǎng)絡(luò)接口用于實(shí)現(xiàn)FPGA測(cè)試裝置和網(wǎng)絡(luò)設(shè)備之間的數(shù)據(jù)交互；所述微處理器包括嵌入式通信模塊，用于實(shí)現(xiàn)用戶計(jì)算機(jī)與FPGA測(cè)試裝置的數(shù)據(jù)交互；所述FPGA測(cè)試裝置包括配置模塊、數(shù)據(jù)幀生成模塊和統(tǒng)計(jì)模塊，所述配置模塊用于配置FPGA測(cè)試裝置對(duì)應(yīng)的網(wǎng)絡(luò)測(cè)試端口P1和P2的配置信息寄存器，所述數(shù)據(jù)幀生成模塊用于依據(jù)配置信息產(chǎn)生各類數(shù)據(jù)幀并發(fā)送，所述統(tǒng)計(jì)模塊用于統(tǒng)計(jì)單位時(shí)間內(nèi)發(fā)送/接收數(shù)據(jù)幀的個(gè)數(shù)和所發(fā)送/接收數(shù)據(jù)幀的總數(shù)。

在上述技術(shù)方案中，所述網(wǎng)絡(luò)接口設(shè)置兩個(gè)支持10M/100M/1000M/10Gbit/s的網(wǎng)口。

應(yīng)用上述系統(tǒng)的基于FPGA的軟硬件協(xié)同網(wǎng)絡(luò)測(cè)試方法，包括以下步驟：A、配置FPGA測(cè)試裝置對(duì)應(yīng)的網(wǎng)絡(luò)測(cè)試端口P1和P2的配置信息寄存器，依據(jù)配置信息產(chǎn)生數(shù)據(jù)幀并發(fā)送，統(tǒng)計(jì)單位時(shí)間內(nèi)發(fā)送數(shù)據(jù)幀的個(gè)數(shù)和所發(fā)送數(shù)據(jù)幀的總數(shù)；B、所述網(wǎng)絡(luò)測(cè)試端口P1和P2對(duì)接收的數(shù)據(jù)幀進(jìn)行校驗(yàn)和分類，緩存數(shù)據(jù)幀并統(tǒng)計(jì)單位時(shí)間內(nèi)接收數(shù)據(jù)幀的個(gè)數(shù)和所接收數(shù)據(jù)幀的總數(shù)，將接收到的數(shù)據(jù)幀轉(zhuǎn)換格式保存，分析發(fā)送和接收的各類統(tǒng)計(jì)信息，實(shí)現(xiàn)對(duì)網(wǎng)絡(luò)設(shè)備轉(zhuǎn)發(fā)性能的分析和診斷。

在上述技術(shù)方案中，步驟A中所述配置信息包括網(wǎng)絡(luò)測(cè)試端口P1和P2所發(fā)送數(shù)據(jù)幀的幀頭字段、長(zhǎng)度、內(nèi)容、個(gè)數(shù)和錯(cuò)誤類型。

在上述技術(shù)方案中，所述數(shù)據(jù)幀的幀頭字段包括：發(fā)送數(shù)據(jù)幀的目的地址DA、源地址SA和協(xié)議字段類型。

在上述技術(shù)方案中，所述單位時(shí)間為1秒、5秒、10秒、20秒、30秒或者60秒。

在上述技術(shù)方案中，按所發(fā)送/接收數(shù)據(jù)幀的長(zhǎng)度、錯(cuò)誤類型、協(xié)議字段類型作統(tǒng)計(jì)，或不分類統(tǒng)計(jì)數(shù)據(jù)幀的個(gè)數(shù)。

在上述技術(shù)方案中，步驟B中將接收到的數(shù)據(jù)幀保存為CAP和PKT的數(shù)據(jù)幀格式文件。

在上述技術(shù)方案中，步驟B中采用網(wǎng)絡(luò)協(xié)議分析軟件分析保存的CAP和PKT的數(shù)據(jù)幀格式文件，實(shí)現(xiàn)對(duì)網(wǎng)絡(luò)設(shè)備轉(zhuǎn)發(fā)的數(shù)據(jù)幀的協(xié)議分析。

在上述技術(shù)方案中，步驟B中對(duì)接收的數(shù)據(jù)幀進(jìn)行校驗(yàn)檢查、字節(jié)對(duì)齊ALIGNMENT錯(cuò)誤檢查、按協(xié)議字段分類。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)如下：

(1)本發(fā)明將現(xiàn)有的一些應(yīng)用軟件和FPGA的可編程線速發(fā)包和收包的特點(diǎn)相結(jié)合，通過FPGA(Field?Programmable?Gate?Array，現(xiàn)場(chǎng)可編程門陣列)實(shí)現(xiàn)轉(zhuǎn)發(fā)性能方面的工作，將協(xié)議分析、包分類等由應(yīng)用軟件，例如EtherPeek、Sniffer軟件來處理，這樣既能滿足網(wǎng)絡(luò)設(shè)備開發(fā)和生產(chǎn)中測(cè)試的需求，同時(shí)又能夠降低測(cè)試成本。