[發明專利]DRAM訪問控制裝置與控制方法

無效

• 申請號: 201110424159.2
• 申請日: 2011-12-16
• 公開（公告）號: CN102541782A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 謝少林;張星;杜學亮;劉子君
• 申請（專利權）人: 中國科學院自動化研究所
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F12/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發明屬于DRAM技術領域，具體涉及一種DRAM的訪問控制裝置與DRAM訪問控制方法。

背景技術

內存是影響數字信號處理器性能的重要因素，其數據傳輸率的提升對提高處理器性能有積極作用。由于內存不能直接識別處理器的訪存請求，內存控制器負責完成處理器對內存的控制操作，將該請求轉換為內存能夠識別的命令發送給內存，同時還要傳輸數據和控制內存的定時刷新。

一種常見的內存是DRAM，它具有存儲密度高、價格低廉、帶寬高等優點。要實現對DRAM的訪問，首先要通過預充電激活操作對其提供行地址，預充電命令發布后需要經過一定的等待時間，才能繼續發布讀寫命令來提供列地址，來實現對DRAM的訪問。

DRAM的訪問是基于頁面方式(page?mode)的，某一行被激活后，此行中不同列的數據僅通過改變列地址來讀寫，不需要重復地激活此行。這樣，在不需要改變行地址的訪問操作中，訪問效率是很高的。

然而現在的計算機系統中，數據經常按隨機地址進行訪問，也就是經常需要訪問不同的行，這樣就需要不斷地打開和關閉行，增加了訪問延時，降低了DRAM的訪問效率。

發明內容

(一)要解決的技術問題

本發明所要解決的技術問題是提供一種DRAM的訪問控制裝置與DRAM訪問控制方法，以提高DRAM的訪問效率。

(二)技術方案

為解決上述技術問題，本發明的DRAM訪問控制裝置包括用戶模塊、控制模塊和數據通道模塊，所述用戶模塊用于從外部接收讀寫命令、地址及數據，向控制模塊發送讀寫命令、地址，向數據通道模塊發送寫數據；控制模塊于從用戶模塊接收讀寫命令、地址，向用戶模塊發送控制狀態位，向數據通道模塊發送控制信息；數據通道模塊用于從用戶模塊接收寫數據，從DRAM接收讀數據，向用戶模塊發送讀數據，向DRAM發送寫數據。

本發明的DRAM訪問控制方法，用于DRAM訪問控制裝置中，所述訪問控制裝置包括命令FIFO，該命令FIFO用作命令和地址的傳輸通道，且該命令FIFO包括命令緩沖區，用于緩沖用戶發送的命令和地址；該方法包括如下步驟：檢查命令FIFO中所有的命令，并按照如下規則進行重排：如果下一個讀寫請求所訪問的DRAM的行與當前的激活行一致，則直接執行；如果下一個讀寫請求所訪問的DRAM的行不同于當前的激活行，那么這個請求暫時不執行，而是被保存在命令FIFO中的命令緩沖區中。

(三)有益效果

本發明通過調度技術對DRAM進行訪問，將同一行地址的命令提前處理，減少了不斷預充電和激活的時間損耗，由此提高了DRAM的訪問效率。

附圖說明

圖1是本發明的DRAM訪問控制裝置的一個實施例的示意圖；

圖2是本發明的DRAM訪問控制裝置的用戶模塊的模塊結構圖；

圖3是本發明的DRAM訪問控制裝置在多Bank模式下的訪問指令排序示意圖；

圖4是本發明的DRAM訪問控制裝置的指令調度處理的流程圖；

圖5是本發明的DRAM訪問控制裝置的命令FIFO的具體結構示意圖；

圖6是本發明的DRAM訪問控制方法的用戶地址解析示意圖；

圖7是本發明的DRAM訪問控制裝置的全局狀態機的狀態轉移示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明作進一步詳細說明。

圖1是本發明的DRAM訪問控制裝置的一個實施例的示意圖。在該實施例中，DRAM訪問控制裝置是一個DRAM控制器，圖1中示出了該DRAM的模塊結構圖。從圖1中可見，該DRAM控制器包括：用戶模塊1、控制模塊2和數據通道模塊3。其中，控制模塊(2)包括狀態控制模塊(21)和地址產生模塊(22)。

用戶模塊1用于從外部(例如用戶接口)接收讀寫命令、地址及數據，從控制模塊2接收控制狀態位，從數據通道模塊接收讀數據，并且，向用戶接口發送讀數據及FIFO滿標志位，向控制模塊發送讀寫命令、地址以及FIFO空標志位，向數據通道模塊發送寫數據。

控制模塊用于從用戶模塊接收讀寫命令、地址及FIFO空標志位，從配置端口接收DRAM配置信息，在初始化時配置模式寄存器及擴展模式寄存器。向用戶模塊發送控制狀態位，向數據通道模塊發送控制信息。

數據通道模塊用于數據的傳遞，從用戶模塊接收寫數據，從DRAM層接收讀數據，向用戶模塊發送讀數據，向DRAM層發送寫數據。

用戶模塊