[發明專利]一種校正RC時間常數的電路及濾波器

無效

• 申請號: 201110422365.X
• 申請日: 2011-12-16
• 公開（公告）號: CN103166630A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 褚曉峰;戚建燁;陳世超
• 申請（專利權）人: 國民技術股份有限公司
• 主分類號: H03L1/00
• 分類號: H03L1/00;H03H1/02
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 薛祥輝

技術領域

本發明涉及RC時間常數的校正，尤其涉及一種用共源共柵電流鏡對RC時間常數校正的電路。

背景技術

在模擬集成電路中，RC濾波電路得到廣泛的應用，構成濾波電路的電阻，電容，運放等器件已經可以完全實現片上集成。

然而，由于目前集成電路的制造工藝中，R與C分別會出現20％、10％以上的制造誤差，而濾波器的帶寬由R和C的乘積決定；因此，片上集成的RC濾波電路有一個局限性，即，RC濾波器的帶寬隨著工藝偏差出現變化，這對于大多應用RC濾波的系統是不允許的，所以要對RC電路的時間常數進行校正。

請參考圖1，圖1為現有技術中對RC時間常數進行校正的電路；在運算放大器的反饋作用下，電路中電阻非接地端的電壓值會保持和參考電壓值Vref相同，CMOS晶體管M01與M02構成電流鏡，使得充電過程可調電容的電流與電阻支路電流相等；在充電結束后，比較器比較電阻以及電容兩端的電壓值，根據比較器的比較結果，調整可調電容C_tuning的值，使得電阻與電容兩端電壓值相等，完成校正過程。此種校正方法存在有些不足的地方，在校正的電路中需要一個額外的運算放大器，消耗一定的功率以及面積；同時，運算放大器容易對校正精度產生負面影響；而且，CMOS晶體管受到溝道長度調制效應的影響，CMOS晶體管M02支路的電流與CMOS晶體管M01支路的電流相差比較大，對校正的精度影響比較大。

發明內容

本發明要解決的主要技術問題是減少CMOS晶體管溝道長度調制效應對RC時間常數校正的影響，提高RC時間常數校正的精度。

為解決上述技術問題，本發明提供一種校正RC時間常數的電路，包括待校正的RC單元以及用于校準的校正單元，所述RC單元包括電阻、可調電容、比較器以及第一信號控制開關、第二信號控制開關，其中，所述電阻的一端接地，另一端與所述比較器的一路輸入端連接并引出第一校正控制點；所述可調電容的一端接地，另一端與所述比較器的另一路輸入端連接；所述第一信號控制開關與所述可調電容并聯連接；所述第二信號控制開關一端連接所述可調電容的非接地端，另一端引出第二校正控制點；其特征在于，所述校正單元為共源共柵電流鏡電路，其中，所述共源共柵電流鏡電路的電流輸入端連接所述第一校正控制點，所述共源共柵電路的電流輸出端連接所述第二校正控制點。包括待校正的RC單元以及用于校準的校正單元，所述RC單元包括電阻、可調電容、比較器以及兩個由信號控制的開關，其中，所述電阻的一端接地，另一端與所述比較器的一路輸入端連接并引出第一校正控制點；所述可調電容的一端接地，另一端與所述比較器的另一路輸入端連接；一個由信號控制的開關與所述可調電容并聯連接；另一個由信號控制的開關一端連接所述可調電容的非接地端，另一端引出第二校正控制點；所述校準單元為共源共柵電流鏡電路，其中，所述共源共柵電流鏡電路的電流輸入端連接所述第一校正控制點，電流輸出端連接所述第二校正控制點。

進一步的，所述共源共柵電流鏡電路包括四個CMOS晶體管，分別為第一CMOS晶體管、第二CMOS晶體管、第三CMOS晶體管以及第四CMOS晶體管；其中，所述第一CMOS晶體管的源極連接供電電壓，漏極連接所述第二CMOS晶體管的源極，柵極連接所述第三CMOS晶體管的柵極；所述第二CMOS晶體管的漏極連接所述第一校正控制點，柵極連接所述第四CMOS晶體管的柵極；所述第三CMOS晶體管的源極連接供電電壓，漏極連接所述第四CMOS晶體管的源極；所述第四CMOS晶體管的漏極連接所述第二校正控制點。

還可以在所述校正單元中設置偏置電路，所述偏置電路連接所述共源共柵電流鏡，用于穩定所述共源共柵電流鏡的靜態工作點。所述偏置電路包括兩個CMOS晶體管，分別為第五CMOS晶體管和第六CMOS晶體管，其中，第五CMOS晶體管的源極連接供電電壓，漏極與所述第六CMOS晶體管的源極連接，柵極與所述第一CMOS晶體管的柵極相連；所述第六CMOS晶體管的漏極接地，柵極與所述第二CMOS晶體管的柵極相連。

更進一步的，所述RC單元還包括有寄存器；所述寄存器用于接收并暫存所述比較器的比較結果，并反饋輸出到所述可調電容。

本發明還提供一種能夠校正電阻電容時間常數的濾波器，所述濾波器包括由電阻、可調電容組成的網絡電路以及運算放大器；其中，所述電阻、可調電容組成的網絡電路包括上述的RC電路。