[發明專利]一種校正RC時間常數的電路及濾波器

無效

• 申請號: 201110422365.X
• 申請日: 2011-12-16
• 公開（公告）號: CN103166630A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 褚曉峰;戚建燁;陳世超
• 申請（專利權）人: 國民技術股份有限公司
• 主分類號: H03L1/00
• 分類號: H03L1/00;H03H1/02
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 薛祥輝

1.一種校正RC時間常數的電路，包括待校正的RC單元以及用于校準的校正單元，所述RC單元包括電阻、可調電容、比較器以及第一信號控制開關、第二信號控制開關，其中，所述電阻的一端接地，另一端與所述比較器的一路輸入端連接并引出第一校正控制點；所述可調電容的一端接地，另一端與所述比較器的另一路輸入端連接；所述第一信號控制開關與所述可調電容并聯連接；所述第二信號控制開關一端連接所述可調電容的非接地端，另一端引出第二校正控制點；其特征在于，所述校正單元為共源共柵電流鏡電路，其中，所述共源共柵電流鏡電路的電流輸入端連接所述第一校正控制點，所述共源共柵電路的電流輸出端連接所述第二校正控制點。

2.根據權利要求1所述的電路，其特征在于，所述共源共柵電流鏡電路包括四個CMOS晶體管，分別為第一CMOS晶體管、第二CMOS晶體管、第三CMOS晶體管以及第四CMOS晶體管；其中，所述第一CMOS晶體管的源極連接供電電壓，漏極連接所述第二CMOS晶體管的源極，柵極連接所述第三CMOS晶體管的柵極；所述第二CMOS晶體管的漏極連接所述第一校正控制點，柵極連接所述第四CMOS晶體管的柵極；所述第三CMOS晶體管的源極連接供電電壓，漏極連接所述第四CMOS晶體管的源極；所述第四CMOS晶體管的漏極連接所述第二校正控制點。

3.根據權利要求1所述的電路，其特征在于，所述校正單元還包括偏置電路，所述偏置電路連接所述共源共柵電流鏡，用于穩定所述共源共柵電流鏡的靜態工作點。

4.根據權利要求2所述的電路，其特征在于，所述校正單元還包括偏置電路，所述偏置電路連接所述共源共柵電流鏡，用于穩定所述共源共柵電流鏡的靜態工作點。

5.根據權利要求4所述的電路，其特征在于，所述偏置電路包括兩個CMOS晶體管，分別為第五CMOS晶體管和第六CMOS晶體管，其中，第五CMOS晶體管的源極連接供電電壓，漏極與所述第六CMOS晶體管的源極連接，柵極與所述第一CMOS晶體管的柵極相連；所述第六CMOS晶體管的漏極接地，柵極與所述第二CMOS晶體管的柵極相連。

6.根據權利要求1-5任一項所述的電路，其特征在于，所述RC單元還包括有寄存器；所述寄存器用于接收并暫存所述比較器的比較結果，并反饋輸出到所述可調電容的控制端控制改變電容值。

7.根據權利要求6所述的電路，其特征在于，所述寄存器為五位寄存器。

8.一種校正電阻電容時間常數的濾波器，包括電阻、可調電容組成的網絡電路以及運算放大器，其中，所述電阻、可調電容組成的網絡電路用于濾除干擾信號，所述運算放大器接收并放大所述電阻、可調電容組成的網絡電路的輸出信號；其特征在于，所述網絡電路包括有權利要求1-7任一項所述的電路。