[發明專利]半導體檢測結構及檢測方法

有效

• 申請號: 201110406774.0
• 申請日: 2011-12-08
• 公開（公告）號: CN103165577A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 甘正浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;G01R27/08
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體測試技術，特別涉及一種半導體檢測結構及檢測方法。

背景技術

隨著半導體技術不斷發展，目前半導體器件的特征尺寸已經變得非常小，希望在二維的封裝結構中增加半導體器件的數量變得越來越困難，因此三維封裝成為一種能有效提高芯片集成度的方法。目前的三維封裝包括基于金線鍵合的芯片堆疊(Die?Stacking)、封裝堆疊(Package?Stacking)和基于硅通孔(Through?Silicon?Via，TSV)的三維堆疊。其中，利用硅通孔的三維堆疊技術具有以下三個優點：(1)高密度集成；(2)大幅地縮短電互連的長度，從而可以很好地解決出現在二維系統級芯片(SOC)技術中的信號延遲等問題；(3)利用硅通孔技術，可以把具有不同功能的芯片(如射頻、內存、邏輯、MEMS等)集成在一起來實現封裝芯片的多功能。因此，所述利用硅通孔互連結構的三維堆疊技術日益成為一種較為流行的芯片封裝技術。

由于硅通孔的深度一般會達到幾百納米至幾千納米，所述硅通孔側壁和表面還形成有絕緣層，在所述絕緣層表面的硅通孔內填充滿導電材料。形成的硅通孔可能出現各種缺陷，例如，由于硅通孔中導電材料的不完全填充導致空隙的產生，由于芯片的翹曲或互連層內導電材料的電學遷移導致導電接觸失效，以及硅通孔本身的破裂等。現有的對硅通孔進行檢測的技術請參考公開號為US2011/0102006A1的美國專利文獻，請參考圖1，該專利中測試半導體裝置的電路包括：測試電壓施加單元10，用于接收相應測試模式信號，將測試電壓施加到硅通孔30的第一端；檢測單元20，連接到所述硅通孔30的第二端，檢測從所述硅通孔30第二端輸出的電流。根據所述電流與參考值進行比較，判斷所述硅通孔是否正常。由于所述回路中的電阻不僅包括硅通孔的電阻，還包括互連層的電阻，因此，當所述硅通孔內有缺陷時，硅通孔的電阻改變，檢測單元測得的電流發生變化，當互連層內有缺陷，互連層的電阻改變，檢測單元測得的電流也會發生變化。利用上述測試半導體裝置的電路不能有效的區分是硅通孔內有缺陷，還是互連層內有缺陷。

發明內容

本發明解決的問題是提供一種半導體檢測結構及檢測方法，可以獨立地檢測硅通孔內是否有缺陷，不會受互連層的影響。

為解決上述問題，本發明實施例提供了一種半導體檢測結構，包括：半導體襯底，所述半導體襯底具有第一表面和與第一表面相對的第二表面；所述半導體襯底內至少形成三個貫穿其厚度的硅通孔；位于所述半導體襯底第一表面的分立的金屬互連層，所述金屬互連層具有加載節點和測試節點，各金屬互連層與相應的硅通孔相連接；位于所述半導體襯底第二表面的再分配層，所述再分配層依次與每個硅通孔的底部電學連接。

可選的，所述金屬互連層包括連接區和節點區，所述連接區與硅通孔相連接，節點區位于連接區兩側，一側節點區具有加載節點，另一側節點區具有測試節點。

可選的，所述再分配層的材料為銅或鋁。

可選的，所述金屬互連層的材料為銅或鋁。

可選的，所述分立的金屬互連層之間通過絕緣層電學隔離。

本發明實施例提供了一種利用所述半導體檢測結構的檢測方法，包括：

向待檢測硅通孔、位于其一側的第一測試硅通孔上對應的金屬互連層加載節點施加偏置電流，使得所述待檢測硅通孔、第一測試硅通孔、連接第一測試硅通孔和待檢測硅通孔的再分配層產生電流通路；

測量待檢測硅通孔及位于其另一側的第二測試硅通孔對應的金屬互連層測試節點上的電壓，獲得待檢測硅通孔的電阻值，從而判斷出待檢測硅通孔是否存在缺陷。

可選的，所述待檢測硅通孔及位于其另一側的第二測試硅通孔對應的金屬互連層測試節點上測得的電壓為待檢測硅通孔兩端的電壓，所述偏置電流的電流值為通過待檢測硅通孔兩端的電流值，利用所述測得的電壓和偏置電流的電流值，獲取待檢測硅通孔的電阻值。

可選的，將所述測得的待檢測硅通孔電阻值與第一參考值進行比較，判斷對應的待檢測硅通孔是否存在缺陷。

可選的，還包括，測量第三測試硅通孔和第四測試硅通孔上對應金屬互連層測試節點上的電壓，所述第三測試硅通孔和第四測試硅通孔位于所述待檢測硅通孔和第一測試硅通孔的兩側，獲得連接待測硅通孔和第一測試硅通孔的再分配層的電阻，從而判斷出連接待測硅通孔和第一測試硅通孔的再分配層是否存在缺陷。