[發(fā)明專(zhuān)利]ALD制備GaAs基MOS器件中的原位表面鈍化方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110394348.X
• 申請(qǐng)日: 2011-12-02
• 公開(kāi)（公告）號(hào): CN102492932A
• 公開(kāi)（公告）日: 2012-06-13
• 發(fā)明（設(shè)計(jì)）人: 李學(xué)飛;李?lèi)?ài)東;曹燕強(qiáng);吳迪
• 申請(qǐng)（專(zhuān)利權(quán)）人: 南京大學(xué)
• 主分類(lèi)號(hào): C23C16/02
• 分類(lèi)號(hào): C23C16/02;C23C16/44;H01L21/02;H01L21/285;H01L21/336
• 代理公司: 江蘇圣典律師事務(wù)所 32237
• 代理人: 賀翔

?

技術(shù)領(lǐng)域

本發(fā)明涉及一種將原子層沉積技術(shù)應(yīng)用于MOSFETs器件制造的方法，具體是一種ALD制備GaAs基MOS器件過(guò)程中的原位表面鈍化方法。

背景技術(shù)

隨著集成電路集成度的不斷提高，硅基半導(dǎo)體集成電路中金屬－氧化物－半導(dǎo)體場(chǎng)效應(yīng)管（MOSFETs）器件特征尺寸即將達(dá)到納米尺度。新材料和新型器件結(jié)構(gòu)的應(yīng)用已經(jīng)成為半導(dǎo)體微納電子技術(shù)可持續(xù)發(fā)展最主要的解決方案和必須突破的技術(shù)瓶頸。雖然鉿基高k材料替代傳統(tǒng)的SiO₂作為柵氧化層介質(zhì)已經(jīng)應(yīng)用于傳統(tǒng)的硅基集成電路領(lǐng)域，但還是面臨一系列嚴(yán)峻的物理和技術(shù)問(wèn)題的挑戰(zhàn)。其中一個(gè)主要的痼疾就是高k柵介質(zhì)和金屬柵材料的引入，在降低小尺度互補(bǔ)型CMOS器件高功耗的同時(shí)，也帶來(lái)溝道材料/柵介質(zhì)材料界面的惡化，由于庫(kù)侖散射、聲子散射等原因，導(dǎo)致溝道遷移率的明顯下降，極大影響了CMOS邏輯器件速度的提高。于是，采用新型的具有高遷移率的半導(dǎo)體溝道材料如Ge和GaAs代替?zhèn)鹘y(tǒng)的Si材料成為制備高性能新型CMOS器件的另一個(gè)有吸引力的解決方案。

與傳統(tǒng)硅基微電子器件相比，GaAs-MOSFET具有很高的電子遷移率，較大的帶隙，較高的擊穿場(chǎng)強(qiáng)。2004年的ITRS路線圖已經(jīng)將化合物半導(dǎo)體基的MOSFET列入了未來(lái)CMOS技術(shù)發(fā)展的候選技術(shù)。最近十年，射頻和光電子應(yīng)用的GaAs和InP基的器件已經(jīng)量產(chǎn)。化合物半導(dǎo)體FET正越來(lái)越受到人們的關(guān)注，可望在22nm節(jié)點(diǎn)以下MOSFET中獲得應(yīng)用。但是，至今為止，阻礙GaAs基MOSFET制備的主要技術(shù)障礙是GaAs表面鈍化技術(shù)沒(méi)有解決，GaAs的天然氧化物Ga₂O₃具有非常差的質(zhì)量，產(chǎn)生嚴(yán)重的費(fèi)米釘扎效應(yīng)，從而影響器件的正常工作。為了解決費(fèi)米釘扎的問(wèn)題，必須發(fā)展合適的與半導(dǎo)體工藝兼容，且簡(jiǎn)單可行的GaAs表面鈍化工藝，以及尋找合適的柵介質(zhì)材料。

原子層沉積技術(shù)(Atomic?layer?deposition,?ALD),?是一種正在蓬勃發(fā)展中的新型材料沉積技術(shù)。自從2001年國(guó)際半導(dǎo)體工業(yè)協(xié)會(huì)（ITRS）將ALD與金屬有機(jī)化學(xué)氣相沉積（MOCVD）、等離子體增強(qiáng)CVD并列作為與微電子工藝兼容的候選技術(shù)以來(lái)，ALD技術(shù)近些年來(lái)發(fā)展勢(shì)頭強(qiáng)勁。原子層沉積技術(shù)之所以受到微電子工業(yè)和納米材料制備領(lǐng)域的青睞，這與它獨(dú)特的生長(zhǎng)原理和特點(diǎn)密不可分。原子層沉積是通過(guò)將氣相前驅(qū)體脈沖交替地通入反應(yīng)器并在沉積基體表面上發(fā)生化學(xué)吸附反應(yīng)形成薄膜的一種方法，由于其表面反應(yīng)具有自限制（Self-limiting）的特點(diǎn)，因此ALD具有優(yōu)異的三維貼合性（Conformality）和大面積的均勻性；精確、簡(jiǎn)單的膜厚控制(僅與反應(yīng)循環(huán)次數(shù)有關(guān))；低的沉積溫度(室溫～400°C)；適合界面修飾和制備納米尺度的多組員的層狀結(jié)構(gòu)（Nanolaminates）；低沉積速率（1～2?nm/min）；存在穩(wěn)定的工藝窗口，在此窗口區(qū)間，沉積對(duì)溫度、流量變化不敏感。

但是ALD質(zhì)量的好壞嚴(yán)重依賴(lài)于GaAs表面鈍化的結(jié)果，只有有效減少了襯底氧化物的形成，才能在ALD過(guò)程中改進(jìn)柵介質(zhì)薄膜與GaAs襯底之間的界面質(zhì)量，改善了GaAs基金屬氧化物半導(dǎo)體（metal-oxide-semiconductor,?MOS）器件的電學(xué)性能。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種ALD制備GaAs基MOS器件過(guò)程中的原位表面鈍化方法，該鈍化方法減少了GaAs襯底氧化物的形成，從而提高了柵介質(zhì)薄膜與GaAs襯底之間的界面質(zhì)量，改善了GaAs基金屬氧化物半導(dǎo)體器件的電學(xué)性能。

本發(fā)明所述的ALD制備GaAs基MOS器件中的原位表面鈍化方法，其包括以下步驟：

1）首先清洗GaAs襯底，

2）之后將GaAs襯底在HCl水溶液中浸泡3~5?分鐘，

3）接著在15-20%重量比的?(NH₄)₂S水溶液中浸泡10~40分鐘，

4）用氮?dú)獯蹈蒅aAs襯底并移入原子層沉積反應(yīng)室，

5）在原位用金屬脈沖清洗GaAs襯底。

上述步驟1）的具體過(guò)程為：依次用丙酮、乙醇、異丙醇超聲清洗GaAs襯底3~10?分鐘。

上述步驟2）中HCl水溶液的重量比是HCl：H₂O=1:10。

上述步驟5）的具體過(guò)程為：在250－300℃工作溫度下，向原子層沉積反應(yīng)室先通入金屬源TMA?脈沖0.1s,?接著通入金屬TDMAH脈沖0.1s；如此循環(huán)10-30次。