[發明專利]半導體器件制造方法有效
| 申請號: | 201110391447.2 | 申請日: | 2011-11-30 |
| 公開(公告)號: | CN103137486A | 公開(公告)日: | 2013-06-05 |
| 發明(設計)人: | 羅軍;趙超;鐘匯才;李俊峰;陳大鵬 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/28;H01L21/265 |
| 代理公司: | 北京藍智輝煌知識產權代理事務所(普通合伙) 11345 | 代理人: | 陳紅 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 制造 方法 | ||
技術領域
本發明涉及一種半導體器件制造方法,特別是涉及一種能有效降低金屬硅化物/硅之間的肖特基勢壘高度的MOSFET制造方法。
背景技術
隨著傳統MOSFET器件持續按比例縮小,源漏電阻不隨溝道尺寸縮小而按比例降低,特別是接觸電阻隨著尺寸減小而近似平方倍增加,使等效工作電壓下降,大大影響了按比例縮小的器件的性能。如果在現有MOSFET制造技術中將傳統的高摻雜源/漏替換為金屬硅化物源漏,可以大幅減小寄生串聯電阻以及接觸電阻。
如圖1所示,為現有的金屬硅化物源/漏MOSFET(也被稱為肖特基勢壘源/漏MOSFET)示意圖,在體硅襯底1A或絕緣體上硅(SOI)襯底1B中的溝道區2A或2B兩側形成金屬硅化物源漏區3A和3B,溝道區上依次形成有柵極結構4A/4B以及柵極側墻5A/5B,其中金屬硅化物被完全作為直接接觸溝道的源/漏極材料,無需傳統的用于形成高摻雜源漏的離子注入工序。器件襯底中還可以設置淺溝槽隔離STI6A/6B,圖中STI并非直接介于體硅襯底和SOI襯底之間,而僅僅是為了方便示例起見,兩種襯底實際不相連。
在上述肖特基勢壘源漏MOSFET中,器件的驅動能力取決于金屬硅化物源漏3A/3B與溝道區2A/2B之間的肖特基勢壘高度(SBH)。隨著SBH降低,驅動電流增大。器件模擬的結果顯示,當SBH降低至約0.1eV時,金屬硅化物源漏MOSFET可達到與傳統大尺寸高摻雜源漏MOSFET相同的驅動能力。
金屬硅化物通常是鎳基金屬硅化物,例如由Ni、NiPt、NiPtCo與襯底溝道區中的Si反應生成的NiSi、NiPtSi、NiPtCoSi等等。對于鎳基金屬硅化物和硅之間的接觸而言,SBH(或記做Φb)通常較大,例如0.7eV,因此器件的驅動電流較小,制約了通過鎳基金屬硅化物降低源漏電阻的新型MOSFET的應用,因此需要一種能有效降低鎳基金屬硅化物源漏與硅溝道之間的SBH的新器件及其制造方法。
如圖2A至2D所示,為一種金屬硅化物作為摻雜源(SADS)的降低鎳基金屬硅化物與硅之間SBH的方法步驟的剖面示意圖。其中,首先如圖2A所示,在襯底1上形成包括柵極絕緣層41、柵極導電層42的柵極堆疊結構4A,在柵極堆疊結構4A兩側形成柵極側墻5A。其次如圖2B所示,在器件上沉積鎳基金屬層,通常包括Ni、NiPt、NiCo、NiTi或其三元合金,然后執行一步自對準硅化物(SALICIDE)工藝(約500℃下退火,形成鎳基金屬硅化物的低阻相),或執行兩步SALICIDE工藝(約300℃下第一次退火,形成Ni的富集相,去除未反應的金屬后,在約500℃下第二次退火,形成鎳基金屬硅化物的低阻相),由此消耗部分襯底1的Si并在其中形成鎳基金屬硅化物的源漏區3A。特別地,當前的SALICIDE工藝優選采用兩步退火法。接著如圖2C所示,對鎳基金屬硅化物源漏區3A執行離子注入,對于pMOS而言注入硼(B)等p型雜質離子,對于nMOS而言注入砷(As)等n型雜質離子。最后如圖2D所示,執行驅動退火,注入的離子在驅動退火(例如約450~850℃)的驅動下聚集、凝結在源漏區3A與襯底1的溝道區之間的界面處,形成摻雜離子的凝聚區7,從而有效降低了SBH,提高了器件的驅動能力。
然而,上述的利用SADS降低SBH方法仍存在不足:注入進入鎳基金屬硅化物源漏3A的雜質離子的可溶性很差,大量注入的離子無法固溶于鎳基金屬硅化物中,因此可供降低SBH的摻雜離子數量不足;注入的離子通過晶界擴散從而在鎳基金屬硅化物與硅之間界面處分凝形成凝聚區7,但是驅動退火采用的溫度較低,不足以完全激活分凝的雜質,降低SBH的效果不顯著。因此,通過上述常規的SADS方法不足以將SBH降低到小于0.1eV的程度。
總之,現有的MOSFET無法有效降低SBH,從而無法有效降低源漏電阻同時有效提高器件驅動能力,嚴重影響了半導體器件的電學性能,故亟需一種能有效降低SBH的半導體器件及其制造方法。
發明內容
由上所述,本發明的目的在于提供一種能有效降低SBH的半導體器件制造方法。
為此,本發明提供了一種半導體器件的制造方法,包括:在包含硅元素的襯底上形成柵極堆疊結構;在襯底以及柵極堆疊結構上沉積鎳基金屬層;執行第一退火,使得襯底中的硅與鎳基金屬層反應形成富鎳相金屬硅化物;執行離子注入,將摻雜離子注入富鎳相金屬硅化物中;執行第二退火,使得富鎳相金屬硅化物轉化為鎳基金屬硅化物源漏,并同時在鎳基金屬硅化物源漏與襯底的界面處形成摻雜離子的分離凝結區。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110391447.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:電子設備保護殼
- 下一篇:無線信號收發方法和裝置以及終端設備
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





