[發明專利]一種高K和金屬柵極的制作方法

無效

• 申請號: 201110386897.2
• 申請日: 2011-11-29
• 公開（公告）號: CN102427032A
• 公開（公告）日: 2012-04-25
• 發明（設計）人: 周軍
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明涉及一種半導體集成電路的工藝技術方法，具體涉及一種高K和金屬柵極的制作方法。

背景技術

集成電路尤其是超大規模集成電路中的主要器件是金屬-氧化物-半導體場效應晶體管（metal?oxide?semiconductor?field?effect?transistor，簡稱MOS晶體管）。自從MOS管被發明以來，其幾何尺寸一直在不斷縮小，目前其特征尺寸已進入45nm范圍。在此尺寸下，各種實際的和基本的限制和技術挑戰開始出現，器件尺寸的進一步縮小正變得越來越困難。

其中，在MOS晶體管器件和電路制備中，最具挑戰性的是傳統CMOS器件在縮小的過程中由于多晶硅/SiO2或SiON柵氧化層介質厚度減小帶來的較高的柵泄露電流。

為此，現有技術已提出的解決方案是，采用金屬柵和高介電常數（K）柵介質替代傳統的重摻雜多晶硅柵和SiO2（或SiON）柵介質。按照集成電路技術發展路線圖，金屬柵、高K柵介質的實際應用將在亞65nm技術。金屬柵和高k介質的形成方法分為很多種，主要分為先柵極（gate?first）和后柵極（gate?late），其中后柵極又分為先高k（high?k?first）和后高k（high?k?last）。在后高k后柵極中，需要先去除多晶硅柵，然后將高k材料、覆蓋層和金屬柵極材料填充進多晶硅柵所在的區域，由于半導體器件的不斷縮小，其gap?fill的工藝窗口也越來越小，發展到22nm以下將因為無法填充而只好放棄后高k后柵極制程。

因此，提供一種能夠在22nm以下工藝中繼續應用后高k后柵極的工藝技術就顯得尤為重要了。

發明內容

本發明的目的就是避免現有技術中無法在22nm以下工藝中繼續應用后高k后柵極的工藝技術的不足。

本發明公開一種高K介質和金屬柵極的制作方法，其中，包括：

步驟1，在形成有若干場隔離區的硅襯底上淀積柵極堆層，所述柵極堆層底部為高K介質，所述高K介質上方為多晶硅；

步驟2，刻蝕所述柵極堆層，形成倒梯形柵極，所述倒梯形柵極位于兩相鄰場隔離區中間；

步驟3，淺結注入并退火，源漏注入并退火，形成成對的源、漏極；

步驟4，淀積介質材料覆蓋所述倒梯形柵極；

步驟5，以所述倒梯形柵極為停止層進行化學機械研磨；

步驟6，去除位于高K介質上方的多晶硅；

步驟7，淀積覆蓋層覆蓋介質材料以及暴露的高K介質；

步驟8，淀積金屬柵極材料；

步驟9，制作金屬柵極。

上述的高K介質和金屬柵極的制作方法，其中，所述柵極堆層包括二氧化硅。

上述的高K介質和金屬柵極的制作方法，其中，所述金屬柵極材料為鋁。

上述的高K介質和金屬柵極的制作方法，其中，所述步驟9包括：

步驟91，以覆蓋層為停止層，刻蝕形成T型金屬柵極。

上述的高K介質和金屬柵極的制作方法，其中，所述步驟9包括：

步驟92，以覆蓋層為停止層，化學機械研磨形成所述金屬柵極。

上述的高K介質和金屬柵極的制作方法，其中，所述覆蓋層包括氮化鈦。

根據本發明的另一個方面，還公開一種高K介質和金屬柵極結構，其中，包括：

形成有若干場隔離區的硅襯底，兩相鄰場隔離區之間具有一對源、漏極，所述源、漏極之間形成有溝道；

介質材料，位于所述源、漏極上方；

高K介質，位于所述溝道上方，所述高K介質左右兩端分別接觸介質材料；

所述介質材料和所述高K介質上覆蓋有一層覆蓋層；

所述覆蓋層位于所述溝道上方位置填充有金屬柵極。

上述的高K介質和金屬柵極結構，其中，所述金屬柵極為鋁。

上述的高K介質和金屬柵極結構，其中，所述金屬柵極為T型金屬柵極。

上述的高K介質和金屬柵極結構，其中，所述覆蓋層包括氮化鈦。

本發明的優點是：

1，利用倒梯形柵極替代spacer完成淺結注入和源漏注入，減少工藝步驟；

2，擴大了金屬柵極gap?fill的工藝窗口，降低了工藝難度；

3，提升了產品良率；

4，擴展了gate?last在制程中的使用，使其在22nm以下仍可使用。

附圖說明