[發明專利]移位寄存器單元和柵極驅動裝置

有效

• 申請號: 201110381861.5
• 申請日: 2011-11-25
• 公開（公告）號: CN102708777A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 祁小敬;譚文
• 申請（專利權）人: 京東方科技集團股份有限公司;成都京東方光電科技有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;趙愛軍

技術領域

本發明涉及顯示技術領域，尤其涉及一種移位寄存器單元和柵極驅動裝置。

背景技術

顯示器的柵極驅動裝置用于為柵線提供驅動信號，柵極驅動裝置中包括多個級聯的移位寄存器單元，如圖1所示為現有技術中的移位寄存器單元的一結構示意圖，該移位寄存器單元包括：2個鎖存器101和4個傳輸門102，其中一個鎖存器101用于編程，另一個鎖存器101用于鎖存輸出信號，傳輸門102用于控制鎖存器101編程或鎖存輸出信號。從圖1中可以看出，每一鎖存器101均由兩個反相器組成(圖中與非門的Reset(復位)信號輸入端輸入的Reset信號為高電平，因而該與非門也相當于一反相器)。圖中CLK為時鐘信號，D節點是鎖存器的輸入節點，Q節點是鎖存器的反向輸出節點。

從圖1中可以看出，現有的移位寄存器單元需要兩個鎖存器，其采用的晶體管較多，從而使得移位寄存器單元會產生較大的功耗。

發明內容

有鑒于此，本發明提供一種移位寄存器單元和柵極驅動裝置，電路結構簡單、信號布線少，使得整個移位寄存器單元的功耗降低，同時其級聯結構形成的柵極驅動裝置占用面積少，可進一步減少對顯示面板的顯示面積的占用，從而實現顯示器件的高解析度和窄邊框化。

為解決上述問題，本發明提供一種移位寄存器單元，包括：

鎖存器和控制電路；

所述控制電路包括：

第一薄膜晶體管，其柵極與時鐘信號輸入端連接，源極與信號輸入端連接，漏極與所述鎖存器的輸入端連接；

第二薄膜晶體管，其柵極與所述時鐘信號輸入端連接，源極與第一信號輸出端連接；

第三薄膜晶體管，其柵極與所述信號輸入端連接，源極與所述高電平信號輸入端連接，漏極與所述第二薄膜晶體管的漏極連接；

所述鎖存器包括：首尾相連的第一反相器和第二反相器，所述鎖存器的輸入端與所述第一薄膜晶體管的漏極以及第二信號輸出端連接，輸出端與所述第一信號輸出端連接；

其中，所述第一信號輸出端與所述第二信號輸出端的輸出信號的電平相反。

可選的，所述移位寄存器單元還包括：

第四薄膜晶體管，其柵極與復位信號輸入端連接，源極與低電平信號輸入端連接，漏極與所述第二薄膜晶體管的漏極連接。

可選的，所述第一反相器包括：

第五薄膜晶體管，其柵極和漏極均與所述高電平信號輸入端連接，源極與所述鎖存器的輸入端連接；

第六薄膜晶體管，其柵極與所述鎖存器的輸出端連接，源極與低電平信號輸入端連接，漏極與所述鎖存器的輸入端連接；

所述第二反相器包括：

第七薄膜晶體管，其柵極和漏極均與所述高電平信號輸入端連接，源極與所述鎖存器的輸出端連接；

第八薄膜晶體管，其柵極與所述鎖存器的輸入端連接，源極與低電平信號輸入端連接，漏極與所述鎖存器的輸出端連接。

可選的，所述第一反相器包括：

第九薄膜晶體管，其柵極和漏極均與所述高電平信號輸入端連接；

第十薄膜晶體管，其柵極與所述第九薄膜晶體管的源極連接，漏極與所述高電平信號輸入端連接，源極與所述鎖存器的輸入端連接；

第十一薄膜晶體管，其柵極與所述鎖存器的輸出端連接，源極與低電平信號輸入端連接，漏極與所述鎖存器的輸入端連接；

所述第二反相器包括：

第十二薄膜晶體管，其柵極和漏極均與所述高電平信號輸入端連接；

第十三薄膜晶體管，其柵極與所述第十二薄膜晶體管的源極連接，漏極與所述高電平信號輸入端連接，源極與所述鎖存器的輸出端連接；

第十四薄膜晶體管，其柵極與所述鎖存器的輸入端連接，源極與低電平信號輸入端連接，漏極與所述鎖存器的輸出端連接。

本發明還提供一種柵極驅動裝置，包括：沉積在陣列基板上的多個上述移位寄存器單元，其中，

除第一個移位寄存器單元外，其余移位寄存器單元的信號輸入端與相鄰上一個移位寄存器單元的第二信號輸出端連接；

第一個移位寄存器單元的信號輸入端與幀起始信號輸入端連接；

除最后一個移位寄存器單元外，其余移位寄存器單元的第二信號輸出端與相鄰下一個移位寄存器單元的信號輸入端連接；

第奇數個移位寄存器單元的時鐘信號輸入端與第一時鐘信號線連接，第偶數個移位寄存器單元的時鐘信號輸入端與第二時鐘信號線連接；

每一移位寄存器單元的高電平信號輸入端與高電平信號線連接，低電平信號輸入端與低電平信號線連接；