[發明專利]具有金屬柵電極的半導體器件的制造方法有效
| 申請號: | 201110375613.X | 申請日: | 2011-11-23 |
| 公開(公告)號: | CN102543876A | 公開(公告)日: | 2012-07-04 |
| 發明(設計)人: | 崔錫憲;尹普彥;白在職;趙炳權 | 申請(專利權)人: | 三星電子株式會社 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238;H01L21/28 |
| 代理公司: | 北京天昊聯合知識產權代理有限公司 11112 | 代理人: | 姜盛花;陳源 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 金屬 電極 半導體器件 制造 方法 | ||
技術領域
本發明涉及一種半導體器件的制造方法,特別是涉及一種具有金屬柵電極的半導體器件的制造方法。
背景技術
為了降低半導體器件的功耗,一直以來廣泛采用了CMOS(Complementary?Metal?Oxide?Semiconductor,互補金屬氧化物半導體)集成電路。所述CMOS集成電路包含N溝道金屬氧化物半導體場效應晶體管以及P溝道金屬氧化物半導體場效應晶體管。
隨著所述半導體器件的集成度的增加,所述N溝道金屬氧化物半導體場效應晶體管以及所述P溝道金屬氧化物半導體場效應晶體管的溝道長度逐漸減小。即,隨著所述半導體器件的進一步的高集成化,所述金屬氧化物半導體場效應晶體管的柵電極寬度具有逐漸減小的傾向。在這種情況下,由于所述柵電極的電阻增大而可能導致所述半導體器件的性能下降。
最近,提出了為了減小所述柵電極的電阻而由金屬層形成所述柵電極的方法。但是,在由金屬層形成所述柵電極的情況下,可能難以使用光刻工藝來對所述金屬層進行圖案化。因此,為了不使用光刻工藝而形成所述金屬柵電極,可以采用金屬鑲嵌技術。另外,所述N溝道金屬氧化物半導體場效應晶體管的金屬柵電極可以由具有與所述P溝道金屬氧化物半導體場效應晶體管的金屬柵電極不同的功函數的金屬層來形成。這是為了使所述N溝道金屬氧化物半導體場效應晶體管以及所述P溝道金屬氧化物半導體場效應晶體管的門限電壓特性為最佳。
為了滿足所述的要求條件,需要在具有N溝道金屬氧化物半導體場效應晶體管區域以及P溝道金屬氧化物半導體場效應晶體管區域的襯底的整個表面上形成金屬層、以及選擇性地刻蝕所述N溝道金屬氧化物半導體場效應晶體管區域(或者所述P溝道金屬氧化物半導體場效應晶體管區域)內的金屬層。為了選擇性地刻蝕所述金屬層的一部分,能夠將光致抗蝕劑圖案用作刻蝕掩模。為了形成所述光致抗蝕劑圖案,需要進行將光致抗蝕劑層的一部分選擇性地暴露在特定光中的曝光工藝以及選擇性地去除所述光致抗蝕劑層的被曝光部分的顯影工藝。在所述被曝光的光致抗蝕劑層存在于又窄又深的槽內的情況下,可能難以選擇性地完全去除所述被曝光的光致抗蝕劑層。其結果,可能限制所述CMOS集成電路的特性最佳化以及所述半導體器件的成品率的改善。
發明內容
本發明要解決的課題在于,提供一種不降低成品率就能夠使具有金屬柵電極的CMOS集成電路的特性最佳化的半導體器件的制造方法。
本發明的一個實施例提供一種具有金屬柵電極的半導體器件的制造方法。所述方法包括制備具有第一區域和第二區域的半導體襯底的工序、以及在所述半導體襯底上形成絕緣層的工序。所述絕緣層形成為包含具有分別設置在所述第一和第二區域內的第一槽和第二槽的層間絕緣層以及至少覆蓋所述第一和第二槽的底面的柵絕緣層。在具有所述絕緣層的襯底的整個表面上形成層疊金屬層,在所述層疊金屬層上形成具有非感光性的平坦化層。所述平坦化層形成為填充所述第一和第二槽。使用干法刻蝕工藝來選擇性地去除所述第一區域內的平坦化層,以暴露所述第一區域內的層疊金屬層并形成覆蓋所述第二區域內的層疊金屬層的平坦化層圖案。
在一些實施例中,所述第一區域可以包含N溝道金屬氧化物半導體場效應晶體管區域,所述第二區域可以包含P溝道金屬氧化物半導體場效應晶體管區域。
在其它實施例中,形成所述絕緣層的工序可以包括:在具有所述第一和第二區域的所述半導體襯底上依次形成柵絕緣層和偽導電層;對所述偽導電層和所述柵絕緣層進行圖案化,形成依次層疊在所述第一區域內的第一柵絕緣層和第一偽柵電極、以及依次層疊在所述第二區域內的第二柵絕緣層和第二偽柵電極;在具有所述第一和第二偽柵電極的襯底的整個表面上形成層間絕緣層;平坦化所述層間絕緣層來暴露所述第一和第二偽柵電極;以及通過去除所述暴露的第一和第二偽柵電極來形成分別暴露所述第一和第二柵絕緣層的第一和第二槽。
在另外其它實施例中,形成所述絕緣層的工序可以包括:在具有所述第一和第二區域的所述半導體襯底上形成偽材料層;對所述偽材料層進行圖案化來在所述第一和第二區域內分別形成第一偽柵電極圖案和第二偽柵電極圖案;在具有所述第一以及第二偽柵電極圖案的襯底上形成層間絕緣層;平坦化所述層間絕緣層來暴露所述第一以及第二偽柵電極圖案;去除所述暴露的第一和第二偽柵電極圖案來在所述第一和第二區域內分別形成第一和第二槽;以及在具有所述第一和第二槽的襯底的整個表面上形成共形(conformal)柵絕緣層。在這種情況下,所述層疊金屬層可以形成在所述柵絕緣層上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三星電子株式會社,未經三星電子株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110375613.X/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:電機
- 下一篇:用于測試電力裝置的方法和設備
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





