[發明專利]半導體器件的制造方法

有效

• 申請號: 201110348386.1
• 申請日: 2011-10-31
• 公開（公告）號: CN102543730A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 多木俊裕;金村雅仁
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L21/335
• 分類號: H01L21/335;H01L21/336
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 郝新慧;張浴月

技術領域

本文討論的實施例涉及一種半導體器件的制造方法。

背景技術

由于在氮化物半導體中使用的由GaN、AlN、InN或它們的混晶(mixed-crystals)所形成的材料具有寬帶隙，該材料得以被用于高功率電子器件、短波長發光二極管等。與FET(Field?Effect?Transistor，場效應晶體管管)相關的，特別是與作為高功率電子器件的HEMT(High?Electron?Mobility?Transistor，高電子遷移率晶體管)相關的技術已經得到了發展。使用氮化物半導體的HEMT被用于高功率高效率的放大器、高功率開關器件等。

用作上述用途的HEMT被期望處于常關(normally-off)狀態，并且具有高耐受電壓等。尤其是，由于常關狀態對于安全工作很重要，因此已經考慮了各種方法來達到這一狀態。作為用于常關型HEMT的一種方法，提出了這樣一種技術，通過去除柵極正下方的一部分半導體層來形成柵凹(gate?recess)。在利用這一方法形成的凹柵(recessed-gate)結構中，有利地將閾值電壓保持在正值而不用在電極之間增加電阻元件。另外，對于用于電源用途的常關型半導體器件，還期望有高的漏極擊穿電壓和高的柵極擊穿電壓。因此，在FET和HEMT的水平結構中，采用了MIS(Metal?Insulator?Semiconductor，金屬絕緣體半導體)結構形成絕緣膜來作為柵絕緣膜。如上所述，將凹柵結構和MIS結構的組合結構應用于使用了與GaN相關的半導體材料的HEMT中，以便使半導體器件適于電源用途。

然而，在具有上述MIS結構的HEMT中存在這樣的情況，即，在晶體管的工作中閾值電壓會由于半導體與絕緣膜(其將作為柵絕緣膜)之間的界面態(interfacial?state)、以及絕緣膜的質量等而發生變化。

考慮到當由于界面態等造成在半導體與絕緣膜之間的界面處或是絕緣膜處形成預期的陷阱能級(trap?level)時，電子被該陷阱能級捕獲，并且在柵極正下方的2DEG(Two-Dimensional?Electron?Gas，二維電子氣體)中電子的分布受到影響。如上所述，當閾值電壓改變時，晶體管工作時的電流值和導通電阻被改變。其結果，無法獲得一致的特性。并且，產率降低。

發明內容

本發明實施例的目的是提供一種半導體器件的制造方法，在該半導體器件中閾值電壓變化較小，且能夠獲得一致的特性以及能夠提高產率。

根據本發明實施例的一個方案，提供有一種半導體器件的制造方法，包括：在半導體層的表面上形成抗蝕劑圖案，在所述半導體層中在基板上依序形成有第一層和第二層；通過去除所述抗蝕劑圖案的開口區域中的一部分或整個的所述第二層來形成柵凹；去除所述抗蝕劑圖案；在去除所述抗蝕劑圖案后，去除附著在所述柵凹的底面和側面的干蝕刻殘留物；在去除所述干蝕刻殘留物后，在所述底面、所述側面以及所述半導體層上形成絕緣膜；在所述柵凹所形成的區域上經由所述絕緣膜形成柵極；以及，在所述半導體層上形成源極和漏極。

根據本發明實施例的另一方案，提供有一種半導體器件的制造方法，包括：在半導體層的表面上形成抗蝕劑圖案，在所述半導體層中在基板上依序形成有第一層、第二層和第三層；通過去除所述抗蝕劑圖案的開口區域中的一部分或整個的所述第三層來形成柵凹；去除所述抗蝕劑圖案；在去除所述抗蝕劑圖案后，去除附著在所述柵凹的底面和側面的干蝕刻殘留物；在去除所述干蝕刻殘留物后，在所述底面、所述側面以及所述半導體層上形成絕緣膜；在所述柵凹所形成的區域上經由所述絕緣膜形成柵極；以及，在所述半導體層上形成源極和漏極。

附圖說明

圖1A至圖1F示出相關的半導體器件制造方法中的工藝步驟；

圖2A至圖2H示出根據第一實施例的半導體器件制造方法中的工藝步驟；

圖3為示出在相關方法所制造的半導體器件中柵-源極電壓與漏電流之間相互關系的圖表；

圖4為示出在根據第一實施例的方法所制造的半導體器件中柵-源極電壓與漏電流之間相互關系的圖表；

圖5為示出在相關方法所制造的半導體器件中漏-源極電壓與漏電流之間相互關系的圖表；

圖6為示出在根據第一實施例的方法所制造的半導體器件中漏-源極電壓與漏電流之間相互關系的圖表；

圖7A至圖7H示出根據第二實施例的半導體器件制造方法中的工藝步驟；

圖8A至圖8H示出根據第三實施例的半導體器件制造方法中的工藝步驟；