[發(fā)明專利]多端口存儲(chǔ)器元件電路及向其寫入數(shù)據(jù)的方法

有效

• 申請?zhí)枺?/td>: 201110330386.9
• 申請日: 2011-10-20
• 公開（公告）號(hào): CN102810329B
• 公開（公告）日: 2017-11-07
• 發(fā)明（設(shè)計(jì)）人: S-L·S·李;P·J·麥克爾赫尼;P·辛;S·辛哈
• 申請（專利權(quán)）人: 阿爾特拉公司
• 主分類號(hào): G11C7/22
• 分類號(hào): G11C7/22;G11C11/413
• 代理公司: 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司11245
• 代理人: 趙蓉民

1.一種存儲(chǔ)器元件電路，包括：

存儲(chǔ)元件；

耦合至所述存儲(chǔ)元件的至少一個(gè)寫訪問晶體管；

耦合至所述存儲(chǔ)元件的至少一個(gè)讀訪問晶體管；以及

控制電路，其可操作以在使用所述至少一個(gè)寫訪問晶體管向所述存儲(chǔ)元件加載數(shù)據(jù)的同時(shí)，弱化所述至少一個(gè)讀訪問晶體管而不弱化所述至少一個(gè)寫訪問晶體管，其中所述控制電路通過向所述至少一個(gè)讀訪問晶體管的體偏置端施加反向偏置電壓來弱化所述至少一個(gè)讀訪問晶體管。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件電路，其中所述至少一個(gè)讀訪問晶體管包括體偏置端，其中所述至少一個(gè)寫訪問晶體管包括柵極端子，其中所述控制電路可操作以在向所述寫訪問晶體管的所述柵極端子施加第二電壓以使用所述至少一個(gè)寫訪問晶體管向所述存儲(chǔ)元件加載所述數(shù)據(jù)的同時(shí)，通過向所述讀訪問晶體管的所述體偏置端施加第一電壓來弱化所述至少一個(gè)讀訪問晶體管，并且其中所述第一電壓小于所述第二電壓。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件電路，其中所述存儲(chǔ)元件包括至少一個(gè)存儲(chǔ)元件晶體管，在使用所述至少一個(gè)寫訪問晶體管向所述存儲(chǔ)元件加載所述數(shù)據(jù)的同時(shí)，由所述控制電路弱化所述至少一個(gè)存儲(chǔ)元件晶體管。

4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器元件電路，其中所述存儲(chǔ)元件晶體管包括體偏置端，并且其中所述控制電路可操作以在使用所述至少一個(gè)寫訪問晶體管向所述存儲(chǔ)元件加載所述數(shù)據(jù)的同時(shí)，通過向所述存儲(chǔ)元件晶體管的所述體偏置端施加反向偏置電壓來弱化所述存儲(chǔ)元件晶體管。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器元件電路，其中所述存儲(chǔ)元件晶體管包括n溝道晶體管。

6.根據(jù)權(quán)利要求4所述的存儲(chǔ)器元件電路，其中所述存儲(chǔ)元件晶體管包括p溝道晶體管。

7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件電路，還包括：

附加寫訪問晶體管，其可操作以向所述存儲(chǔ)元件加載數(shù)據(jù)。

8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器元件電路，還包括：

耦合到所述存儲(chǔ)元件的附加讀訪問晶體管，其中所述控制電路可操作以在使用所述至少一個(gè)寫訪問晶體管和所述附加寫訪問晶體管向所述存儲(chǔ)元件加載所述數(shù)據(jù)的同時(shí)，通過向所述存儲(chǔ)元件中的至少一對(duì)晶體管、所述至少一個(gè)讀訪問晶體管和所述附加讀訪問晶體管施加反向體偏置電壓來弱化所述存儲(chǔ)元件、所述至少一個(gè)讀訪問晶體管和所述附加讀訪問晶體管。

9.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件電路，還包括：

糾錯(cuò)電路，其可操作以檢測和糾正所述存儲(chǔ)元件中的錯(cuò)誤。

10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器元件電路，其中所述糾錯(cuò)電路包括糾錯(cuò)碼電路。

11.一種向存儲(chǔ)器元件寫入數(shù)據(jù)的方法，其中所述存儲(chǔ)器元件包括存儲(chǔ)元件、至少一個(gè)寫訪問晶體管和至少一個(gè)讀訪問晶體管，所述方法包括：

在寫操作期間，通過向與所述至少一個(gè)讀訪問晶體管相關(guān)聯(lián)的體偏置端和與所述存儲(chǔ)元件晶體管相關(guān)聯(lián)的體偏置端施加反向偏置電壓來同時(shí)弱化所述至少一個(gè)讀訪問晶體管和所述存儲(chǔ)元件。

12.根據(jù)權(quán)利要求11所述的方法，其中所述至少一個(gè)讀訪問晶體管包括耦合到所述存儲(chǔ)元件的一對(duì)讀訪問晶體管，其中所述至少一個(gè)讀訪問晶體管包括第一柵極，并且其中所述至少一個(gè)寫訪問晶體管包括第二柵極，該方法還包括：

在讀擾動(dòng)寫期間，向所述第二柵極施加第二電壓的同時(shí)向所述第一柵極施加第一電壓，其中所述第一電壓小于所述第二電壓。

13.根據(jù)權(quán)利要求11所述的方法，其中所述至少一個(gè)讀訪問晶體管包括n溝道讀訪問晶體管，其中所述存儲(chǔ)元件包括至少一個(gè)n溝道晶體管，并且其中同時(shí)弱化所述至少一個(gè)讀訪問晶體管和所述存儲(chǔ)元件包括：

同時(shí)弱化所述n溝道讀訪問晶體管和所述存儲(chǔ)元件的所述n溝道晶體管。