[發明專利]用于半導體器件的間隔元件

有效

• 申請號: 201110329741.0
• 申請日: 2011-10-26
• 公開（公告）號: CN102479789B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 林昀靚;范瑋寒;林育賢;黃益民
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京德恒律師事務所11306
• 代理人: 陸鑫,高雪琴

1.一種半導體器件，包括：

半導體襯底；

第一柵極堆疊件，所述第一柵極堆疊件設置在所述半導體襯底上；

第一間隔元件，所述第一間隔元件鄰接所述第一柵極堆疊件；和

第二間隔元件，所述第二間隔元件鄰近所述第一間隔元件，其中所述第二間隔元件包括氧化硅；

第一凸起的源極/漏極區域，所述第一凸起的源極/漏極區域橫向地接觸所述第二間隔元件的側壁，

其中所述第一間隔元件具有第一高度并且所述第二間隔元件具有第二高度，而且所述第一高度大于所述第二高度；

第一低摻雜漏極區域，直接位于所述第一間隔元件和所述第二間隔元件下方；

輪廓，由所述第一凸起的源極/漏極區域、所述第一間隔元件和所述第二間隔元件的組合形成；

接觸蝕刻停止層，所述接觸蝕刻停止層交接所述第一間隔元件和所述第二間隔元件；以及

層間介電層，所述層間介電層覆蓋并交接所述第一柵極堆疊件和所述接觸蝕刻停止層。

2.根據權利要求1所述的半導體器件，其中所述半導體襯底包括位于所述第一凸起的源極/漏極區域下方的硅鍺(SiGe)部件。

3.根據權利要求1所述的半導體器件，其中所述第一凸起的源極/漏極區域包括外延硅。

4.根據權利要求1所述的半導體器件，其中所述第一凸起的源極/漏極區域和所述第一柵極堆疊件是P金屬氧化物半導體(PMOS)晶體管的部分。

5.根據權利要求1所述的半導體器件，其中所述第一柵極堆疊件包括高k電介質和金屬柵電極。

6.根據權利要求1所述的半導體器件，其中所述第一間隔元件包括氮化硅。

7.根據權利要求1所述的半導體器件，還包括：

接觸件，所述接觸件設置在所述襯底上并且與所述第一凸起的源極/漏極區域連接，其中所述接觸件包括與所述第二間隔元件的分界面。

8.根據權利要求1所述的半導體器件，還包括：

第二柵極堆疊件，所述第二柵極堆疊件設置在所述半導體襯底上并且與所述第一柵極堆疊件間隔一距離；

第三間隔元件，所述第三間隔元件鄰接所述第二柵極堆疊件；和

第四間隔元件，所述第四間隔元件鄰近所述第三間隔元件；

第二凸起的源極和第二凸起的漏極，所述第二凸起的源極和所述第二凸起的漏極橫向上接觸所述第四間隔元件；和

所述層間介電層，所述層間介電層覆蓋所述第一柵極堆疊件和所述第二柵極堆疊件。

9.根據權利要求8所述的半導體器件，還包括：

隔離部件，設置在所述半導體襯底中的所述隔離部件介于所述第一柵極堆疊件和所述第二柵極堆疊件之間，其中所述第一柵極堆疊件是PMOS器件的柵極并且所述第二柵極堆疊件是NMOS器件的柵極。

10.一種半導體器件，包括：

柵極堆疊件，所述柵極堆疊件設置在半導體襯底上，其中所述柵極堆疊件包括與所述半導體襯底交接的第一表面和處于所述第一表面對面的第二表面以及第一側壁和第二側壁；

第一間隔元件，所述第一間隔元件鄰接所述柵極堆疊件的所述第一側壁和所述第二側壁，其中所述第一間隔元件的高度從所述柵極堆疊件的所述第一表面延伸到所述柵極堆疊件的所述第二表面；

第二間隔元件，所述第二間隔元件鄰接所述第一間隔元件的側壁，其中所述第二間隔元件的高度小于所述第一間隔元件的高度；

源極/漏極區域，所述源極/漏極區域鄰接所述第二間隔元件；

第一低摻雜漏極區域，直接位于所述第一間隔元件和所述第二間隔元件下方；

輪廓，由所述源極/漏極區域、所述第一間隔元件和所述第二間隔元件的組合形成；

接觸蝕刻停止層，所述接觸蝕刻停止層交接所述第一間隔元件和所述第二間隔元件；以及

層間介電層，所述層間介電層覆蓋并交接所述柵極堆疊件和所述接觸蝕刻停止層。

11.根據權利要求10所述的半導體器件，其中所述源極/漏極區域是凸起的源極/漏極區域，并且其中所述凸起的源極/漏極區域覆蓋至少硅區域或硅鍺(SiGe)區域之一。

12.根據權利要求10所述的半導體器件，其中所述第二間隔元件包括第一側壁和第二側壁，其中第一側壁比第二側壁長，其中所述第二間隔元件的第一側壁鄰接所述第一間隔元件。