[發明專利]溝槽柵結型場效應晶體管及其制作方法

有效

• 申請號: 201110327035.2
• 申請日: 2011-10-25
• 公開（公告）號: CN102412306A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 李鐵生;奧格涅·米力克;張磊
• 申請（專利權）人: 成都芯源系統有限公司
• 主分類號: H01L29/808
• 分類號: H01L29/808;H01L29/06;H01L21/337
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

技術領域

本發明涉及結型場效應晶體管(JFET)，具體涉及一種溝槽柵JFET及其制作方法。

背景技術

圖1所示為現有的N溝道溝槽柵結型場效應晶體管(JFET)100的剖視圖，該溝槽柵JFET?100包括N+源極區102、P型多晶硅填充的P型柵極區104、P+注入區106、N-外延層120以及N+漏極區118(一般為襯底)。其中P+注入區106是向P型多晶硅填充的溝槽116底部注入雜質形成的。P型柵極區104是兩個彼此分離的區域，位于它們之間的區域是溝道108。此外，源極金屬層112位于氧化層114和鎢插塞110的上方。鎢插塞110用于連接N+源極區102和源極金屬層112。

為了保證JFET?100具有足夠大的柵源擊穿電壓，源極區102與柵極區104必須間隔最小距離d。否則，對柵極區104施加柵極電壓時，溝道108將被迅速夾斷，使得JFET無法正常工作。因此，總是希望源極區102與柵極區104距離足夠遠，這導致不能實現JFET的小型化。

發明內容

為了解決前面描述的問題，本發明提出一種既可以保證源極區與柵極區具有足夠距離、又可以減小源極電阻并減小尺寸的溝槽柵JFET及其制作方法。

根據本發明一實施例的溝槽柵JFET，該溝槽柵JFET包括：襯底，具有第一摻雜類型；外延層，位于襯底上方，具有第一摻雜類型；至少兩個溝槽，位于外延層中；多晶硅柵極區，位于溝槽底部，具有第二摻雜類型；層間介電層，位于溝槽中多晶硅柵極區的上方；源極區，具有第一摻雜類型，位于外延層上方并在相鄰溝槽頂部之間延伸；以及源極金屬層，位于該源極區的上方。

根據本發明一實施例的溝槽柵JFET的制作方法，包括在具有第一摻雜類型的襯底上生成外延層，該外延層具有第一摻雜類型；在外延層上方設置掩膜，其中該掩膜留有露出部分外延層的窗口；通過該掩膜的窗口在外延層內制作溝槽；去除掩膜；向溝槽內淀積多晶硅，該多晶硅具有第二摻雜類型；去除淀積于外延層上表面的多晶硅；蝕刻溝槽內的多晶硅，使得多晶硅凹入溝槽中；向溝槽內的多晶硅上方淀積層間介電層；在外延層上表面的上方制作源極區，該源極區具有第一摻雜類型；在該源極區上方制作源極金屬層。

由于填充有多晶硅的柵極區凹陷入溝槽中，在溝槽的延伸方向上獲得源極區與柵極區之間的最小距離d，大致對應于溝槽內的層間介質層的厚度。在保證源極區與柵極區具有足夠距離的前提下，源極區可幾乎占據相鄰溝槽之間的全部表面，從而可以通過增加源極區的面積而減小源極電阻，或者通過保持源極區的面積而減小該溝槽柵JFET的表面占用面積，這減小了溝槽柵JFET的尺寸。

附圖說明

為了更好的理解本發明，將根據以下附圖對本發明進行詳細描述：

圖1是現有的溝槽柵結型場效應晶體管100的剖視圖；

圖2是根據本發明一實施例的溝槽柵結型場效應晶體管200的剖視圖；

圖3是根據本發明一實施例的溝槽柵結型場效應晶體管制作方法300的流程圖。

具體實施方式

下面參照附圖充分描述本發明的示范實施例。為了清晰明了地闡述本發明，本文簡化了一些具體結構和功能的詳細描述。此外，在一些實施例中已經詳細描述過的類似的結構和功能，在其它實施例中不再贅述。盡管本發明的各項術語是結合具體的示范實施例來一一描述的，但這些術語適用于本領域的任何合理場合，不應理解為局限于這里闡述的示范實施方式。

圖2是根據本發明一實施例的溝槽柵結型場效應晶體管(JFET)200的剖視圖。該溝槽柵JFET?200包括襯底218、形成于襯底218之上的N-外延層220、至少兩個溝槽216、N+源極區202和源極金屬層212。其中溝槽216位于外延層220內，在溝槽216的底部填充有P型多晶硅，形成P型柵極區204，在溝槽216中P型柵極區204的上方形成層間介電層(ILDL)214。N+源極區202位于N-外延層220的上方，在相鄰溝槽216的頂部之間延伸。源極金屬層212位于N+源極區202的上方。此外，彼此分隔的溝槽216之間的區域為溝道208。