[發明專利]用于干涉式調制器陣列的導電總線結構

有效

• 申請號: 201110316908.X
• 申請日: 2005-09-15
• 公開（公告）號: CN102426405A
• 公開（公告）日: 2012-04-25
• 發明（設計）人: 克拉倫斯·徐;杰弗里·B·桑普塞爾
• 申請（專利權）人: 高通MEMS科技公司
• 主分類號: G02B26/00
• 分類號: G02B26/00;G09G3/34
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王允方

1.一種微機電系統，其包含：

多個微機電裝置的陣列，所述多個微機電裝置中的每一個微機電裝置包含：

第一電極層；以及

可移動層，其包括第二電極層和反射性表面，所述反射性表面在第一位置和第二位置之間可移動，所述第一位置距所述第一電極層第一距離，所述第二位置距所述第一電極層第二距離；

其中，所述第一電極層成行布置，每一行的第一電極層以串聯方式彼此電連接；

其中，所述第二電極層成列布置，每一列的第二電極層以串聯方式彼此電連接；以及

導電總線層，所述導電總線層電連接至在一行中的兩個或多個微機電裝置的所述第一電極層或至在一列中的兩個或多個微機電裝置的所述第二電極層，其中，所述導電總線層與其所連接至的電極層的結合提供了在行驅動電子裝置和所述行之間或在列驅動電子裝置和所述列之間的電路徑，所述電路徑具有比如果在一行中的多個微機電裝置或在一列中的多個微機電裝置僅通過所述第一電極層或第二電極層連接的情況下更低的電阻；

其中，所述反射性表面響應施加到所述導電總線層的電壓而在所述第一位置和所述第二位置之間移動。

2.如權利要求1所述的系統，其中，在一行中的所述第一電極層與在其它行中的所述第一電極層電絕緣。

3.如權利要求1所述的系統，其中，在一列中的所述第二電極層與在其它列中的所述第二電極層電絕緣。

4.如權利要求1所述的系統，其中，所述多個微機電裝置包括多個干涉式調制器。

5.如權利要求1所述的系統，其中，每一個微機電裝置包括光學堆疊。

6.如權利要求5所述的系統，其中，每一個光學堆疊包括所述第一電極層。

7.如權利要求1所述的系統，其中，所述導電總線層電連接至在一行中的兩個或多個微機電裝置的所述第一電極層。

8.如權利要求1所述的系統，其中，所述導電總線層電連接至在一列中的兩個或多個微機電裝置的所述第二電極層。

9.如權利要求1所述的系統，其中，所述導電總線層定位于在一列中的所述第二電極層的上方。

10.如權利要求1所述的系統，其中，所述導電總線層鄰接在一行中的所述第一電極層。

11.如權利要求1所述的系統，其中，所述第二電極層包含所述反射性表面。

12.如權利要求1所述的系統，其進一步包含反射層，所述反射層耦合到所述第二電極層，其中，所述反射層包含所述反射性表面。

13.如權利要求1所述的系統，其中，所述導電總線層包含導電金屬、復合合金、鋁、鉻、鈦和鎳中的至少一種。

14.如權利要求1所述的系統，其中，所述導電總線層具有介于0.1微米和2微米之間的厚度。

15.如權利要求1所述的系統，其中，所述導電總線層具有介于4微米和10微米之間的寬度。

16.如權利要求1所述的系統，其中，所述第一電極層具有介于300埃和2000埃之間的厚度。

17.如權利要求1所述的系統，其進一步包含：

顯示器；

處理器，其與所述顯示器電連通，所述處理器經配置以處理圖像數據；以及

存儲裝置，其與所述處理器電連通。

18.如權利要求17所述的系統，其進一步包含：

驅動電路，其經配置以發送至少一個信號到所述顯示器；以及

控制器，其經配置以發送所述圖像數據的至少一部分到所述驅動電路。

19.如權利要求17所述的系統，其進一步包含：

圖像源模塊，其經配置以向所述處理器發送所述圖像數據，其中，所述圖像源模塊包含接收器、收發器和發射器中的至少一個。

20.如權利要求17所述的系統，其進一步包含：

輸入裝置，其經配置以接收輸入數據并將所述輸入數據傳送到所述處理器。