[發明專利]基于自參考信號的可校準抖動測量電路

無效

• 申請號: 201110315114.1
• 申請日: 2011-10-17
• 公開（公告）號: CN102435865A
• 公開（公告）日: 2012-05-02
• 發明（設計）人: 蔡志匡;黃丹丹;程赤;楊軍;時龍興
• 申請（專利權）人: 無錫東集電子有限責任公司
• 主分類號: G01R29/02
• 分類號: G01R29/02
• 代理公司: 北京中恒高博知識產權代理有限公司 11249
• 代理人: 姜萬林

技術領域

本發明涉及電子電路領域，具體地，涉及基于自參考信號的可校準抖動測量電路。

背景技術

隨著微電子工藝的不斷進步，集成電路性能的不斷提高，高速通訊系統的發展越來越快，高速通訊系統芯片對時鐘頻率的要求也越來越高。鎖相環（Phase?Locked?Loops，簡稱PLL）是目前較為常用的時鐘發生器之一，時鐘抖動是鎖相環的一個重要參數，高速通訊系統時鐘抖動的大小必須在設計規范規定的范圍之內，否則會導致系統性能降低等一系列問題，因此抖動測量方法也越顯重要。

目前，如圖1(a)和圖1(b)所示，游標延時鏈抖動測量方法，是最常用的抖動測量技術之一。該方法的分辨率取決于兩個不同延遲單元之間延遲時間的差值，遠小于單個門的延遲，如圖1(a)所示，該電路由兩條包含不同延遲單元的延時鏈構成，其中一條延時鏈的延遲單元是τ_s，另一條的延遲單元為τ_r，當時鐘信號通過游標延時鏈的一級延遲單元后，將產生一個微小的時序差值（τ_s-τ_r）。假設參考時鐘（ref_clk）是理想的，被測數據時鐘（data_clk）包含有抖動，從圖1(b)可以看到ref_clk的上升沿領先data_clk的上升沿時間T，經過一級延時單元之后，它們的上升沿之間的差值縮小為T-Δτ，在經過N級之后，ref_clk的上升沿開始滯后于data_clk，抖動值可以通過如下公式計算（假設Δτ?=（τ_s-τ_r）：

???????????????????????????????????????????????????????????

該方法可以實現實時測量。在測量時，信號ref_clk和data_clk的相位先后關系發生變化的延遲級以及該級之后的D觸發器的輸出都將變為1，該級之前的D觸發器的輸出仍然保持為0，用計數器記錄D觸發器輸出端的值，然后可以推導并分析累積密度函數（CDF）以及概率密度函數（PDF），從而得到抖動值及其狀態分布。但是，由于工藝偏差的存在，無法控制圖1(a)中每個延遲單元的延遲時間相等，從而影響測量的準確性；電路中包含多組延時單元，不容易實現校準；在測量信號抖動時都需要輸入一個理想信號作為參考時鐘；使用了大量的計數器和鑒相器，電路面積較大。

此外，抖動的測量要求在有效降低測量時間的同時節約電路的測試成本，要求能在高頻下直接測量鎖相環輸出信號的周期抖動。因此，有必要設計一種片上電路來測量時鐘抖動，這種片上電路應該使用自參考信號，并且能在較大的頻率范圍內測量抖動，同時也能滿足高速以及高分辨率的實際應用要求。

綜上所述，在實現本發明的過程中，發明人發現現有技術中至少存在以下缺陷：

⑴測量準確性差：由于工藝偏差的存在，無法控制圖1(a)中每個延遲單元的延遲時間相等，從而影響測量的準確性；

⑵校準困難：電路中包含多組延時單元，不容易實現校準；

⑶測量范圍有限：在測量信號抖動時都需要輸入一個理想信號作為參考時鐘，影響測量范圍；

⑷分辨率低、測量速度慢：電路中使用了大量的計數器和鑒相器，電路面積較大，影響分辨率與測量速度。?

發明內容

本發明的目的在于，針對上述問題，提出基于自參考信號的可校準抖動測量電路，以實現測量準確性好、校準方便、測量范圍廣、分辨率高與測量速度快的優點。

為實現上述目的，本發明采用的技術方案是：

一種基于自參考信號的可校準抖動測量電路，包括單周期采樣模塊、第一二選一數據選擇器MUX1、第二二選一數據選擇器MUX2、第一振蕩回路、第二振蕩回路、鑒相器、復位信號生成模塊與計數器，所述單周期采樣模塊的輸出端分別與第一二選一數據選擇器MUX1和第二二選一數據選擇器MUX2的輸入端電連接在一起，所述第一二選一數據選擇器MUX1的輸出端電連接在第一振蕩回路的輸入端上，所述第二二選一數據選擇器MUX2電連接在第二振蕩回路的輸入端上，所述第一振蕩回路和第二振蕩回路的輸出端均電連接在鑒相器的輸入端，所述鑒相器的輸出端電連接在復位信號生成模塊上，所述計數器電連接在第二振蕩回路上。

進一步的，所述單周期采樣模塊由三個級聯的觸發器DFF1、DFF2與DFF3組成。

進一步的，所述復位信號生成模塊由復位信號Reset_Cal生成子模塊、復位信號Resetn生成子模塊、以及第三二選一數據選擇器MUX3組成。