[發明專利]檢查裝置和方法

有效

• 申請號: 201110311322.4
• 申請日: 2011-10-14
• 公開（公告）號: CN102565668A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 藤本秀一郎
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王岳;王忠忠

技術領域

本發明涉及檢查裝置和方法，特別是涉及用于檢查在施加直流電壓時對邏輯電路進行初始化用的上電復位電路的工作狀態的檢查電路和檢查方法。

背景技術

已知具有閂鎖電路、觸發器（flip-flop）等的半導體集成電路，在作為電源電壓施加直流電壓時（上電時）輸出的信號的邏輯值不固定。因此，為了使作為在施加直流電壓時輸出的信號的邏輯值總是取得預定值（復位后的值），在半導體集成電路中設置有上電復位電路（以下，稱為“POR電路”）（例如，參照專利文獻1）。為了提高半導體集成電路的可靠性，檢查POR電路是否正常地發揮功能也非常重要。

圖5示出了現有的檢查裝置50的一個例子。如同圖所示，檢查裝置50構成為包含：半導體集成電路100的部分結構要素、控制裝置122以及測試器124。半導體集成電路100構成為包含：POR電路102，具備電壓施加端子102A、接地端子102B以及輸出端子102C；內部邏輯電路104，具備輸入端子104A以及輸出端子104B；測試信號產生電路106，具備輸入端子106A以及輸出端子106B；作為多路復用器（multiplexer）的選擇器電路116，具備AND電路110、112以及OR電路114；外部輸入端子118；以及外部輸出端子120。再有，對檢查裝置50以及半導體集成電路100施加作為電源電壓的直流電壓VDD。

POR電路102用于在對半導體集成電路100施加直流電壓VDD時對內部邏輯電路104進行初始化（以下，稱為“復位”），輸出端子102C經由信號線A與內部邏輯電路104的輸入端子104A連接，分別向電壓施加端子102A施加直流電壓VDD，向接地端子102B施加接地（GND）電壓。POR電路102為了對內部邏輯電路104進行復位，在作為直流電壓VDD的上升期間而預先確定的期間輸出低電平的復位信號，為了在直流電壓VDD的上升結束時，即，在從施加直流電壓VDD起經過了預先確定的期間時解除內部邏輯電路104的復位狀態，利用直流電壓VDD的上升使該復位信號的信號電平從低電平上升到高電平（使其轉變）。

在測試信號產生電路106中，輸入端子106A與外部輸入端子118連接，在直流電壓VDD的上升停止時，即，在經過了作為直流電壓VDD的上升期間而預先確定的期間時，從輸出端子106B輸出預定信號電平的測試信號，并且固定該信號電平。

選擇器電路116的AND電路110具備：正邏輯輸入端子110A、負邏輯輸入端子110B以及輸出端子110C，正邏輯輸入端子110A經由信號線B與內部邏輯電路104的輸出端子104B連接，負邏輯輸入端子110B經由信號線C與測試信號產生電路106的輸出端子106B連接。此外，選擇器電路116的AND電路112具備：正邏輯輸入端子112A、112B以及輸出端子112C，正邏輯輸入端子112A與信號線A連接，正邏輯輸入端子112B與信號線C連接。進而，選擇器電路116的OR電路114具備：正邏輯輸入端子114A、114B以及輸出端子114C，正邏輯輸入端子114A與AND電路110的輸出端子110C連接，正邏輯輸入端子114B與AND電路112的輸出端子112C連接，輸出端子114C經由信號線D與外部輸出端子120連接。因此，選擇器電路116基于從測試信號產生電路106輸出的測試信號，向外部輸出端子120輸出與從內部邏輯電路104輸入的信號以及從POR電路102輸入的信號的任一個相同電平的信號。

在外部輸入端子118連接有控制裝置122。控制裝置122控制半導體集成電路100的工作，在直流電壓VDD的上升結束時，經由外部輸入端子118向測試信號產生電路106輸出對測試信號的輸出開始進行指示的指示信號。與此相應地，測試信號產生電路106產生預定信號電平的測試信號，從輸出端子106B輸出。

在外部輸出端子120連接有測試器124的輸入端子。測試器124根據經由外部輸出端子120從選擇器電路116輸入的信號的邏輯值，檢查POR電路102是否正常地發揮功能。